基準電壓雜訊為何非常重要?

作者:ADI應用工程師Anshul Shah


介紹

從航空航太和防務、天然氣探勘到製藥和醫療設備製造,這些產業越來越需要能夠實現高於24位元解析度的超高精度測量。例如,製藥產業使用高精度實驗室天秤,該天秤在2.1 g滿量程範圍內提供0.0001 mg解析度,所以需要使用解析度高於24位元的類比數位轉換器(ADC)。校準和測試這些高精度系統對儀器儀錶產業來說是一大挑戰,要求提供解析度達到25位元以上、測量精度至少7.5數位位元的測試設備。

為了實現這種高解析度,需要使用低雜訊訊號鏈。圖1顯示雜訊與有效位元數(ENOB)和訊號雜訊(SNR)之間的關係。注意,雜訊是基於基準電壓(VREF) =5 V,ADC輸入設定為滿量程範圍來計算的。舉例來講,要實現25位元解析度,或者152 dB動態範圍,可允許的最大系統雜訊為0.2437 µV rms。

Figure 1. Noise vs. ENOB and SNR.
圖1.雜訊與ENOB和SNR。

基準電壓設定輸入類比訊號的限值,ADC可以解析該訊號。公式1是ADC的理想轉換函數,其中輸出數位碼(小數形式)透過類比輸入訊號VIN、基準電壓VREF和ADC位數N計算得出。

Equation 1

一般來說,ADC資料手冊中的解析度是基於輸入短路技術得出,其中ADC輸入連接至GND,或者ADC差分輸入連接至共源極。ADC輸入短路技術有助於確定ADC解析度的絕對限值特性,方法是忽略ADC輸入源雜訊,消除VREF雜訊的影響。結果確實如此,因為VIN設定為0 V,使得VIN/VREF比也等於0 V。

為了研究基準電壓雜訊對整體系統雜訊的影響,圖2顯示了總系統雜訊(rms)和ADC輸入直流源電壓之間的關係。實施本次測試期間,我們使用了 AD7177-2 32位元ADC,其VREF輸入連接至 LTC6655-5 (5 V),ADC輸入則連接至低雜訊直流源。ADC輸出資料速率設定為10 kSPS。注意,在整個ADC輸入電壓範圍內,ADC雜訊保持恆定(35 nV/√Hz),但ADC直流輸入源雜訊增大(≤6 nV/√Hz),與基準電壓雜訊(96 nV/√Hz)相比,仍保持較低水準。如圖2所示,總體雜訊與ADC直流輸入電壓成正比。這是因為VIN (5 V),ADC輸入則連接至低雜訊直流源。ADC輸出資料速率設定為10 kSPS。注意,在整個ADC輸入電壓範圍內,ADC雜訊保持恆定(35 nV/√Hz),但ADC直流輸入源雜訊增大(≤6 nV/√Hz),與基準電壓雜訊(96 nV/√Hz)相比,仍保持較低水準。如圖2所示,總體雜訊與ADC直流輸入電壓成正比。這是因為VIN/VREF 比隨之增大,所以在ADC使用滿量程輸入時,VREF雜訊主導整體系統雜訊。訊號鏈中各元件的雜訊會以和方根(RSS)的方式疊加,導致曲線形狀如圖2所示。

Figure 2. Relationship of ADC VIN with rms system noise. VREF set to LTC6655-5.
圖2.ADC VIN與rms系統雜訊之間的關係。VREF設定為LTC6655-5。

為了實現25位元或以上的高測量解析度,即使是市面上最好的獨立基準電壓(具備低雜訊規格)也需要獲取一些幫助來衰減其雜訊。添加外部電路(例如濾波器)可以幫助衰減雜訊,以達到所需的ADC動態範圍。

本文的其餘部分介紹各種類型的低通濾波器,以及如何使用這些濾波器來衰減基準電壓雜訊。本文還會討論濾波器設計技術和與濾波器有關的取捨。本文將以衰減基準電壓雜訊為基礎,介紹兩種類型的低通濾波器,分別是簡單的被動RC低通濾波器(LPF)和基於主動訊號流程圖(SFG)的低通濾波器。電路性能部分會展示系統評估結果,用Σ-Δ ADC表示測試。

使用被動低通濾波器來降低雜訊

圖3顯示基準電壓透過低通濾波器驅動ADC,該濾波器採用了外部儲能電容C1、儲能電容的等效串聯電阻(ESR),以及基準電壓運算放大器(運放)的輸出阻抗。被動RC LPF截止頻率由以下公式確定

Equation 2

從公式可以看出,頻寬與電阻R和電容C成反比。

Figure 3. Low-pass filter between series voltage reference and ADC.
圖3.串聯基準電壓和ADC之間的低通濾波器。

儲能電容C1也可以用於本地電源記憶體,用於補償ADC基準電壓電路突然要求負載電流發生變化時產生的電壓尖峰。圖4顯示Σ-Δ ADC AD7177-2和SAR AD7980 ADC動態基準電流回應。

Figure 4. AD7177-2 and AD7980 simulated dynamic reference current response.
圖4.AD7177-2和AD7980類比動態基準電流回應。

用戶可以選擇C1電容的值來滿足LPF截止頻率要求,但是有些SAR ADC要求基準輸入端採用至少10 µF電容,以保證正常運行。最小的10 µF C1電容可以降低基準電壓源緩衝器的相位餘裕。隨著相位餘裕降低,緩衝器回饋不再為負。1在單位增益交叉頻率附近的訊號與輸入訊號同相回饋。1這導致閉迴響應在交叉頻率附近出現雜訊峰值。1由於源自截止頻率(–3 dB點)的頻寬最高達到16 MHz,總整合雜訊(rms)由雜訊峰值主導。即使基準電壓儲能電容C1作為雜訊濾波器使用,並補償電壓尖峰,也需注意雜訊峰值。圖5顯示LTC6655基準電壓的雜訊峰值,該峰值因儲能電容C1引起。雜訊峰值幅度由儲能電容的值和其ESR額定值決定。

Figure 5. LTC6655 voltage reference noise peaking density.
圖5.LTC6655基準電壓雜訊峰值密度。

大多數基準電壓都具備複雜的輸出級,以驅動適用於ADC基準電壓源電路的大型負載電容。例如,LTC6655輸出級設計用於採用設定為10 µF的儲能電容來執行關鍵衰減。LTC6655的儲能電容設定為最小2.7 µF、最大100 µF時,會產生雜訊峰值。

VREF輸出儲能電容的等效串聯電阻會消除主要的雜訊峰值,但是會在100 kHz和以上頻率時產生二次雜訊峰值。究其原因,可能是因為電容的ESR產生零雜訊,可以改善相位餘裕和降低主要雜訊峰值。但是,這個零雜訊與LTC6655固有的零雜訊結合在一起,產生了二次雜訊峰值。注意,圖5所示的雜訊響應只適用於LTC6655基準電壓源。

過濾基準電壓雜訊、消除雜訊峰值,以及合理驅動ADC的另一種解決方案是增加被動RC LPF,然後增加緩衝器。透過增加緩衝器,我們可以隔離LPF和ADC基準電壓源輸入電容之間的設計限制。請參見圖6。

Figure 6. Passive RC LPF followed by a buffer.
圖6.被動RC LPF,後接緩衝器。

將被動RC LPF截止頻率設定為遠低於單位增益交越頻率,不止可以降低寬頻和低頻率雜訊,還可以避免出現雜訊峰值。例如,圖7顯示LTC6655雜訊回應,其中C1 = 100 µF (ESR = 0 Ω),後接被動LPF,其中R = 10 kΩ、C2 = 10 µF (ESR = 0 Ω),在1.59 Hz時產生極點。

增大低通濾波器電阻R可以協助實現低截止頻率,但是也可能會降低精密基準電壓的直流精度。增加被動RC LPF時,使用者還必須考慮對負載調整和VREF 緩衝器回應(τ = RC)的影響,在驅動ADC時,這會影響其瞬變性能。C.

要達到所需的瞬變性能,建議如圖6所示使用緩衝器。選擇緩衝器時,要考慮的關鍵規格包括超低雜訊、支援高負載電容的能力、低失真、傑出的壓擺率,以及寬增益頻寬。建議採用的緩衝器為 ADA4805-1 和 ADA4807-1

Figure 7. LTC6655-5 followed by passive RC LPF noise response.
圖7.LTC6655-5,後接被動RC LPF雜訊響應。

使用主動LPF降低雜訊

表1指明了所需的動態範圍和必須滿足的可允許最大系統雜訊要求,以實現所需的ENOB ADC解析度。根據ADC頻寬,按20 dB/10倍衰減的單極低通濾波器可能無法達到所需的寬頻雜訊消除。級聯被動低通濾波器建構一個階梯結構,可以產生更高階的濾波器,但每個部分的輸入阻抗將是前一部分的負載。這會降低精密基準電壓的直流精度。但是,基於主動元件設計更高階的LPF可以在輸入和輸出之間提供良好的隔離,大幅避免基準電壓直流精度下降,並提供低輸出阻抗來驅動ADC的基準電壓源電路。

Equation 3
Equation 4
表1.條件:VREF = 5 V,ADC輸入設定為滿量程範圍
ENOB SNR (dB) 雜訊 (µV rms)
20 122.16 7.798301
21 128.18 3.89942
22 134.2 1.949845
23 140.22 0.97499
24 146.24 0.487528
25 152.26 0.243781
26 158.28 0.121899
27 164.3 0.060954
28 170.32 0.030479
29 176.34 0.015241
30 182.36 0.007621
31 188.38 0.003811
32 194.4 0.001905

現在提供幾種不同類型的主動低通濾波器,例如,Bessel、Butterworth、Chebyshev和elliptic,具體如圖8所示。採用平坦帶通或無漣波帶通,可以大幅地避免降低精密基準電壓的直流精度。在所有濾波器類型中,基於Butterworth拓撲的LPF設計可以實現平坦的帶通和陡峭的衰減。

Figure 8. Filter amplitude response examples.
圖8.濾波器振幅回應示例。

主動低通濾波器設計技巧

訊號流程圖是透過圖形表示源自一系列線性公式的系統。2 SFG用於連接轉換函數和對應的系統電路拓撲。2 該理論可用於基於主動電路設計類比濾波器。SFG濾波器設計方法的主要優點在於:衰減係數Q和截止頻率都可以單獨控制。SFG LPF可以幫助衰減雜訊和提高訊號雜訊,但會導致物料成本(BOM)、PCB區域和功率增加。此外,SFG LPF可以影響基準輸出電壓與溫度,導致產生微小PPM誤差,造成直流精度下降。圖9所示為二階低通濾波器示例,該濾波器採用SFG方法,從轉換函數轉換至電路塊。擴展電阻(R)和電容(C)針對截止頻率實施配置(請參見公式5)。

Figure 9. Active RC low-pass filter implementation based on SFG method.
圖9.基於SFG方法實施主動RC低通濾波器。

有關訊號流程圖理論的更多資訊,請參考Addison-Wesley出版的 Feedback Control of Dynamic Systems(《動態系統回饋控制》)。2

Equation 5

其中

Rs表示比例因數

Cn表示比例因數

Ws表示截止頻率(Rad/s)

以下是一個計算示例,用於說明如何設計二階0.5 Hz截止頻率SFG低通Butterworth濾波器:

  • 為了保持簡明,選擇Rs = 1 Ω,Cn = 1 F。
  • 選擇Fs = 0.5 Hz,以較大化寬頻雜訊抑制效果。Ws = 2 × π × 0.5 = 3.141 rad.
  • 設定衰減因數Q = 0.71。選擇此值可實現平坦的帶通和陡峭的衰減,以反映Butterworth拓撲。
  • R、C和Rq值基於反覆運算流程選擇,以實現較低熱雜訊和可用於表面貼裝的元件值。
Equation 6

LTC6655LN簡介

考慮到與RC LPF和SFG LPF有關的取捨,更好的解決方案是如圖10所示,將低通濾波器安裝在基準電壓的整合式低雜訊緩衝器之前。這種佈局不但會減小PCB面積,還不影響基準電壓緩衝器的回應。使用快速穩定,具有高輸入阻抗,能夠灌電流和拉電流的基準電壓緩衝器,有助於解決負載調整不良的問題,保持直流精度,以及改善瞬變性能。LTC6655LN採用了這種架構。它配有降噪接腳,可以幫助降低寬頻雜訊,支援使用整合式輸出級緩衝器。LTC6655LN內建R3電阻(參考圖10),允許用戶在降噪(NR)接腳位置連接外部電容,以創建低通濾波器。採用LTC6655LN架構時,使用者可以根據系統要求配置低通截止頻率。

表2.3 dB截止頻率,適合連接至NR接腳的電容實現不同值
CNR 2.500 4.096 5.000 V
0.1 µF 5305 4233 3969 Hz
1 µF 531 423 397 Hz
10 µF 53 42.3 39.7 Hz
100 µF 5.3 4.2 4.0 Hz

LTC6655LN RC LPF連接至緩衝器的非反向節點,該節點是此元件靈敏的接腳。必須做好預防措施,應選擇極低漏電流類型的外部電容,以防洩漏電流從R3電阻漏出,導致直流精度下降。此外,R和C之間的變化相互無關,所以RC時間常數和LPF截止頻率會因為流程、電壓和溫度(PVT)差異而產生變化。

表3.3種電壓選項的R3的電阻值
電壓選項 2.500 V 4.096 V 5.000 V
R3 ± 15% 300 Ω 376 Ω 401 Ω

基準電壓(例如內建LPF的LTC6655LN)提供優質解決方案,用於簡化雜訊濾波器設計,消除對外部緩衝器的需求,以驅動ADC基準電壓電路。

Figure 10. LTC6655LN block diagram.
圖10.LTC6655LN方框圖。

測試電路描述

AD7177-2精密ADC被用於確定LTC6655/LTC6655LN加10uF NR電容以及LTC6655後接SFG濾波器的標準性能。AD7177-2是高解析度32位低雜訊快速穩定2通道/4通道∑-∆類比數位轉換器,用於實現低頻寬輸入。AD7177-2整合可編程數位帶通濾波器,允許用戶控制5 SPS至10 kSPS的輸出資料速率(ODR)。

設計SFG LPF(圖11)時用到的零組件包括2個 ADA4522-1 運算放大器、1個 AD797 運算放大器、多個25 ppm表面黏著式電阻、多層表面黏著式陶瓷電容,以及1個10 µF WIMA薄膜電容。ADA4522是一款軌對軌輸出運算放大器,寬頻雜訊密度為5.8 nV/√Hz,閃爍雜訊為177 nV p-p。AD797是一款低雜訊運算放大器,具備0.9 nV/√Hz寬頻雜訊、50 nV p-p閃爍雜訊、20 V/µs傑出壓擺率,以及100 MHz增益頻寬,因此適合驅動ADC。

Figure 11. SFG LPF.
圖11.SFG LPF。

在使用LTC6655和具有AD7177-2的LTC6655LN時,為了正確評估性能,需要使用整體雜訊低於ADC基準電壓和ADC雜訊的直流源。因此,會使用理想源,也就是9V電池電源,具體如圖12所示。

Figure 12. Low noise dc source.
圖12.低雜訊直流源。

電路性能

圖13顯示雜訊譜密度,圖14顯示輸出資料速率(ODR)和ENOB,描述AD7177-2的性能,它的VREF輸入連接至LTC6655或者採用10uF NR電容的LTC6655LN或者使用SFG方法濾波的LTC6655。關於在1 kHz時雜訊譜密度的比較結果,請參見表4。圖13和圖14都有兩個重要區域。

表4.1 kHz時的雜訊譜密度比較結果
  LTC6655  具有10 μF NR電容的 LTC6655LN  經過SFG濾波的LTC6655 ADC輸入直流源
1kHz時的雜訊譜密度(nV/√Hz) 96 32 2.4 6.7

區域A:

雜訊譜密度圖(圖13)顯示,ODR為500 SPS及以上時,濾波LTC6655 (SFG)和ADC直流輸入源雜訊遠低於ADC的雜訊,因此,ADC可以大幅的去實現其較大性能,具體如圖14中的區域A所示。從ODR、ENOB和雜訊譜密度圖中可以看出,在區域A中,總整合雜訊(rms)的增高會妨礙訊號鏈達到25位元測量解析度。

區域B:

在這個區域中,雜訊譜密度圖(圖13)顯示,三個基準電壓選項和直流源的閃爍雜訊升高,整體的系統雜訊則受直流源雜訊主導。區域B中的閃爍雜訊升高,會導致測量性能和ADC可以實現的較大性能之間的ENOB偏差增大(圖14)。

根據ODR和ENOB圖,濾波LTC6655 (SFG)的ODR在小於等於20 SPS時可以實現25位元解析度,具有10 µF NR電容的LTC6655LN-5和LTC6655實現的解析度最高不超過24.6位元。

Figure 13. Spectral noise density.
圖13.雜訊譜密度。
Figure 14. ODR vs. ENOB.
圖14.ODR與ENOB。

下方的表5彙總介紹AD7177-2 ADC的性能,其中VREF輸入連接至LTC6655或者具有10 µF NR電容的LTC6655LN,或者連接至濾波LTC6655 (SFG)。在ADC輸入連接直流源,VREF輸入連接至LTC6655時,零縮放欄確定AD7177-2可以實現的優質動態範圍。在ADC輸入設定為近乎滿量程時,具有10 μF NR電容的LTC6655LN-5的動態範圍平均增大4 dB(與LTC6655相比,ODR範圍為10000SPS到59.96SPS)。另一方面,濾波LTC6655 (SFG)的動態範圍平均增大7 dB(與LTC6655相比,ODR範圍為10000SPS到59.96SPS)。在59.96 SPS以下,動態範圍區域的變化不大,由ADC輸入直流源產生、占主導作用的低頻率閃爍雜訊是導致差異的主要原因。

與LTC6655/LTC6655LN相比,將10 µF電容連接至LTC6655LN的NR接腳時,在1 kHz時可以將寬頻雜訊降低62%,濾波LTC6655 (SFG)可以將寬頻雜訊降低97%。

表5.動態範圍比較
ODR ADC動態範圍零縮放(dB) LTC6655動態範圍 LTC6655LN 10 µF動態範圍(dB) LTC6655 (SFG)動態範圍(dB) 動態範圍區域(LTC6655LN 10 µF—LTC6655) (dB) 動態範圍區域(LTC6655 (SFG)—LTC6655) (dB)
10000 135.40 126.88 132.22 134.65 5.33 7.77
5000 138.41 129.14 135.08 137.37 5.94 8.23
2500 140.82 132.91 137.23 139.86 4.32 6.95
1000 144.43 136.50 140.11 142.42 3.61 5.92
500 148.65 137.55 141.95 144.37 4.40 6.83
200 152.86 139.83 144.15 147.40 4.32 7.57
100 156.47 143.32 145.82 150.49 2.49 7.17
59.96 157.08 143.66 147.31 151.71 3.65  8.05
49.96 159.48 146.58 148.43 151.72 1.85 5.14
20 162.49 149.51 149.56 152.26 0.06 2.76
10 163.70 149.58 149.72 152.26 0.14 2.68
165.50 150.07 150.25 152.26 0.18 2.19

結論

精密系統如果想要實現25位元或以上的解析度,必須非常重視基準電壓雜訊。如圖2所示,VREF雜訊占系統雜訊的比例與ADC滿量程的使用率成正比。本文顯示,在精密基準電壓中增加濾波器可以衰減VREF雜訊,從而降低整體的系統雜訊。後接SFG濾波器的LTC6655基準電壓可以將未配備濾波器的LTC6655的寬頻雜訊降低97%。但這會額外增加物料成本,增大PCB面積和功耗,降低幾PPM的直流精度,且導致精密基準電壓源輸出隨溫度發生變化。在考慮與SFG LPF有關的取捨時,LTC6655LN採用簡單設計,功耗低,只需要使用單一電容來降低寬頻雜訊,且無需使用外部緩衝器來驅動ADC。具有10 µF NR電容的LTC6655LN與不具有濾波器的LTC6655相比,其寬頻雜訊降低62%。因此,用戶現在可以使用內建的LTC6655LN低通濾波器來讓精密系統實現所需的解析度。

附錄

下載LTspice®,請瀏覽: analog.com/ltspice

點擊 此處 下載對圖7所示電路、圖11所示的SFG LPF電路,以及圖12所示的低雜訊直流電路的LTspice模擬。

參考電路

1Mark Reisiger。 "Reduce Amplifier Noise Peaking to Improve SNR." ElectronicDesign, 2012年10月。

2Gene F. Franklin、 J. David Powell、Abbas Emami-Naeini。 Feedback Control of Dynamics Systems. Addison-Wesley Longman Publishing Co., Inc., 1993年11月。

致謝

非常感謝作者Robert Kiely之前在Σ-Δ ADC、精密放大器和基準電壓領域所付出的努力。