頻率合成的變革與演進: 鎖相迴路/壓控振盪器技術促成效能提升、尺寸縮小、以及設計流程簡化

作者:ADI系統應用工程師 Ian Collins 及產品應用工程師David Mailloux

摘要

微波頻率的產生,多年來對工程師形成許多嚴峻的挑戰,除了必須對包括類比、數位、射頻(RF)、以及微波電子等領域掌握深度知識 – 尤其是鎖相迴路(PLL)以及壓控振盪器(VCO)積體電路(IC)元件 – 同時還需要可調濾波(tuneable filtering)、寬頻段放大、以及增益等化等機制。

本文探討微波電路設計近幾年的進展,發展至今讓晶片內的低相位雜訊壓控振盪器能覆蓋一個倍頻程(octave)。同一個晶片內的整合式輸出除頻器允許覆蓋多個低頻倍頻程,而倍頻器則讓系統透過單顆IC就能產生最高到32 GHz的頻率。此外,非整倍數鎖相迴路(fractional-N PLL)合成器的進步,如今讓微波頻率的整體均方根擾動(rms jitter)能壓低到60 fs,並達到極細微的頻率解析度,以及較低的混附單頻訊號(spurious tone)。低插入損耗寬頻濾波器可用來搭配這些整合式PLL/VCO IC,藉以改進整個系統的頻譜效能,大幅簡化微波與毫米波本地振盪器所衍生的難題。

介紹

本地振盪器 (LO) 是現代通訊、汽車、工業、以及儀表等應用的關鍵元件。不論是從基頻升頻或降頻至射頻,或是逆向而行,為汽車雷達與材料感測等應用產生傾斜波(ramp)頻率,或是開發儀表來為這些應用組建與測試各種電路,本地振盪器經常出現在許多生活的許多層面中。電路與製程技術的進步,則協助降低了此類電路的成本、複雜度、以及佔用空間,而廠商在協助客戶在其現代IC設計案中運用LO方面,相較於過去則需要用到更多樣的主動與被動元件技術。

以往大多數LO主要是用在像是GSM等通訊應用,採用類似Analog Devices旗下 ADF4106這類整數倍分頻(integer-N)鎖相迴路,搭配窄頻T-package封裝 VCO (像是VCO190-1846T)元件。在以往,這些VCO的高品質因素(Q)使其非常適合用來因應這種標準的相位雜訊規範。當時的手機通常只支援一種無線通訊標準,然而標準本身的資料傳輸率卻相當有限(雖然2G網路極高的覆蓋距離協助手機得到市場廣泛採納)。基地台的LO一般都是用不同IC與VCO次模組組建而成,如圖1所示。

圖1. 無線通訊採用的LO 模組

對於空中資料傳輸率需求成長,以及要求全球各種無線通訊標準之間的相容性,促使業界開發各種寬頻VCO,藉以促成更寬的頻率覆蓋,以及支援比採用窄頻VCO更多的頻譜。支援這種資料吞吐量的微波回程網路,也面臨沉重壓力必須支援更高的調變率,以及能夠設定成更多組態來配合不同的傳輸距離以及標準,讓網路供應商能縮減研發負荷以及改進投資報酬。為支援這些網路的研發,典型的訊號分析儀會採用大型高重量的釔鐵石榴石(YIG)材質振盪器,以及採用類似大型元件技術的濾波元件。

VCO的各項改進

開發整合矽晶微波VCO面臨最重大的技術挑戰,就是現有晶圓製程僅能提供有限的Q值。在許多情況中,Q值從典型繞線式電感(用在T封裝VCO)的100一直到僅10左右,嚴重影響到相位雜訊,從Leeson公式中即可看出產生的限制,公式中相位雜訊LPM (公式1)與較高VCO Q之間成平方反比關係,因而有較低的頻率範圍。

equation1

採用砷化鎵(GaAs)或矽鍺(SiGe)材料製成的寬頻單核心VCO解決範圍vs. 雜訊的問題,原理是讓VCO可調埠範圍從5V(大多數矽材質PLL電荷泵浦)延伸至15V或甚至30V。更高的調整範圍所衍生的挑戰,透過主動低通濾波器來解決,而這也轉化成電荷泵浦電壓(通常為5V)變成15V或30V(如圖2中HMC733的可調範圍)。這意謂諧振器Q值維持相同,但變容二極管延伸的可調範圍卻不會讓相位雜訊衰減。這種較高的可調範圍形成一項挑戰,解決方法是採用主機低通濾波器,進而使電荷泵浦電壓(一般為5V)升高到15V或30V(參見圖2中HMC733的可調範圍)。這些主動濾波器需要高電壓、低雜訊的運算放大器。典型的微波區域振盪器包含PLL (ADF4106) 和運算放大器、砷化鎵VCO、有的還會有外部除頻器,將VCO訊號除頻成PLL的最大允許的輸入頻率(ADF4106中為6 GHz)。砷化鎵VCO通常在S頻段或更高頻率下工作,和諧振器電路一樣通常提供超過2 GHz的較佳效能。設計這樣的電路板需投入極大心力,必須擁有包括電源供應器、類比、射頻、以及微波等領域的高度專業技術。設計PLL濾波器以及模擬其效能,除了需要對控制理論以及雜訊模型分析方面的大量專業,還必須熟悉每種元件。這方面的任務所需的專業技術不容易獲得,必須在硬體設計領域累積數十年的經驗才能掌握。

圖2. HMC733 可調範圍

目前有許多技術能解決低Q值的問題。元件部分,像ADF4360系列元件在晶粒頂部的打線(連到金屬黏著墊)提供約30左右的品質因數。較厚的金屬導體亦能改進Q值,另外變容二極管Q值改進亦會提高諧振器Q值,進一步改進相位雜訊。運用在高頻壓控振盪器以及非整數除頻器(N divider)電路的BiCMOS製程,加上各種CMOS邏輯電路用來切換各種電容的開關,意謂著寬頻PLL與VCO IC是可行的選項,而其較小的尺寸與更寬的頻率範圍使它們迅速被無線市場採納。

許多寬頻LO都採用這種方法。覆蓋整個倍頻程的VCO具有高度優勢,整組除頻器能產生的頻率,只會受限於最低可用的VCO頻率以及最高可用的除頻比。矽製程導致VCO設計的重大突破讓VCO超越次頻段的底限,方法是切換至不同組電容。這種方法允許覆蓋更寬的頻率範圍,不須藉由降低共振器Q值來犧牲相位雜訊,同時還允許使用電壓較低的電荷泵浦,因此不需使用額外的運算放大器,這些放大器也需要更高供電電壓軌。進一步將VCO頻段從數十增加到數百,甚至增加重疊的VCO核心,並視需要切換,這些以單片IC開發的元件允許對相位雜訊進行進一步的優化,類似 ADF4371(如圖3所示)。圖2中HMC733的單核心對照ADF4371的多頻VCO,可看出明顯的對比。在頻率對 VTUNE 的圖中,HMC733調整電壓和輸出頻率成比例,如圖3所示,可調電壓基本上侷限於目標1.65VVTUNE 數百毫V範圍內。智慧頻段選擇邏輯,或自動校正電路,讓使用者不需開發頻段對頻率的查表,而且有足夠的寬限,確保在供應電壓範圍,尤其是溫度電壓範圍內能可靠工作。

圖3. ADF4371 頻率vs. VTUNE.

PLL 的各項改進

對於更高資料傳輸率的要求,需要有更低的錯誤向量調變(EVM)率(如圖4所示),該速率主要取決於頻內相位雜訊,而其來源則是窄頻段無線通訊應用中的PLL合成器,使用200 kHz頻率欄(channel raster)輸出1.8 GHz時需要高N值(9000),意謂著嚴重的頻內後果,主要因N除頻器的20log(N)。高階調變率,像是64 QAM要求較低的EVM,帶動非整數(fractional-N)合成器的開發、採納、以及部署,像是ADF4153AADF4193這類元件,能讓頻率欄與PFD頻率解耦,意謂頻內雜訊會大幅降低。比較ADF4106 與ADF4153A 就能明顯看出這種方法的好處(比較圖5與圖6),在1 kHz頻率的頻內雜訊從–90 dBc/Hz 變成–105 dBc/Hz。這個計算是用ADIsimPLL,這個工具能模擬Analog Devices所有PLL元件。

圖4. 相位誤差QPSK.

圖5. 整數倍Integer-N, ADF4106 與VCO-1901846T.

圖6.非整數Fractional-N, ADF4153A 與VCO-1901846T.

非整數N伴隨許多額外的好處,包括更高的PFD頻率和較寬的允許迴路頻寬頻來更快的擷取時間。非整數N混附雜訊會降至可接受的水準,因為有各種電荷泵浦偏移電流以及sigma-delta高頻振動(dither)功能。ADF4193 與ADF4153A 分別支援26 MHz與32 MHz的PFD頻率,以及更高的PFD頻率,允許使用者進一步降低N值,而此N值會進一步改進EVM,而且由於整數邊界突波(IBS)出現頻率更低且衝擊更小,故能簡化頻率規劃的工作。ADF4371最近的PLL拓撲能支援最高到160 MHz的PFD頻率。非整數N頻率解析度的各項改進,讓非整數調變器從12 位元解析度提升至39位元,這也意謂PLL可用來產生毫赫(mHz)解析度下的幾乎所有頻率,以及達到要求的頻率精準度。

圖7. ADF4371.

以往採用非整數N的主要障礙是因為有較大的小數突波(fractional spurs),它們來自sigma-delta調變器 – 這些調變器會降低頻譜純度 – 這方面的效應需要額外的工程設計加以消減或消除。由於ADF4371較低的小數突波訊號,在整數邊界較遠處就不會出現,較純的頻譜意謂花較少的時間在研究、除錯、以及處理這些頻率產生瑕疵。較低的頻內整數邊界混附訊號(–55 dBc)意謂經過PLL濾波器過濾後,混附雜訊就會降低。舉例來說,用一個40 kHz濾波器搭配400 kHz頻率欄,濾波器提供35 dB衰減,意謂最近頻道上的混附雜訊出現在–90 dBc的整數邊界。能夠使用最高160 MHz的高PFD頻率,意謂整數邊界出現頻率較低 – 相較於使用 32 MHz PFD頻率,使用160 MHz PFD頻率會少5倍。

能夠提高PFD 頻率以及頻率解析度,加上改進鎖相迴路品質因數(FOM),在ADF4371元件中會從 ADF4153 的–216 dBc/Hz改進到–233 dBc/Hz (frac mode)。比較圖5中的ADIsimPLL圖形,顯示ADF4106產生1.85 GHz的輸出,在整數模式中設定200 kHz PFD頻率,其迴路頻寬為10 kHz,對照ADF4371為PFD的160 MHz設定迴路頻寬為150 kHz。觀察到在1 kHz偏移下有20 dB的差異,凸顯出PLL合成器技術的進步。

整數均方根相位擾動的差異可從1 ps 一直到51 fs。對比以往電感Q值主宰均方根雜訊效能,頻內雜訊的大幅改進 – 歸功於較低的FOM以及非整數N – 讓使用者能把迴路濾波器頻寬提高到150 kHz,抑制頻寬內任何VCO雜訊,減少10 kHz至100 kHz範圍內的衰減,這也是均方根雜訊主要分佈範圍。更高規格PLL參考源是改進頻內相位雜訊的關鍵因素,而這種方法在效能與彈性方面的改進,意謂對於大多數使用者而言可以接受這樣的取捨。在某些情況中,新型非整數N 鎖相迴路較低的頻內雜訊源自於偏移或轉譯迴路PLL,在從VCO到PFD的回饋通道中會用到一個混波器,大幅簡化頻率生成流程,涵蓋要求嚴苛的應用。ADF4371 VCO的基礎範圍從4 GHz到8 GHz,對於用來製造元件的矽鍺製程,此為VCO相位雜訊效能的甜蜜點。為產生更高的頻率,過程中會用到倍頻器。

從前面窄頻段的例子可明顯看出較新PLL/VCO技術的優越性,而更顯著的改進還包括運用ADF4371執行寬頻頻率產生,比較採用 HMC704 PLL搭配HMC733 VCO的組合。在採用分立式解決方案時,使用者會面臨許多挑戰,而其目標則是從20 GHz 到29 GHz的頻率產生一個可變LO。

  • 首先,HMC733 VCO輸出功率必須除成HMC704適合的頻率,讓外部除頻器 (HMC492)把10 GHz至14.5 GHz頻率範圍降至HMC704允許的5 GHz到7.25 GHz頻率範圍。
  • 之後用倍頻器(HMC576),把10 GHz到15 GHz的頻率範圍升到20 GHz至30GHz的範圍。
  • 主機式低通濾波器用來為HMC733產生所需的調諧電壓。這個例子中採用 ADA4625-1。另外還須為運算放大器供應電壓,以產生足夠的調諧電壓範圍(這個例子中為15V)。
  • 在VCO的範圍中,調諧靈敏的變動必須進行補償。一般的作法是調整電荷泵浦電流,維持電荷泵浦增益與VCO增益。
  • HMC576倍頻器之後的VCO饋通(feedthrough)約為–20 dBc。ADF4371上面的調諧濾波器會抑制不必要的倍頻,幅度達35 dBc。這項功能大幅簡化後續的濾波作業。

圖8. 分立式PLL/VCO 倍頻器解決方案

相較之下,ADF4371 PLL/VCO只需一個外部高品質參考元件能直接產生這個頻率。這個電路從 EV-ADF4371SD2Z複製而來,並複製對應的電源管理解決方案。此外,迴路濾波器也大幅簡化,終端使用者不須補償靈敏度kV的變化,另外也不需要主動濾波器。因而不需花數週時間挑選零件,也不必花大量時間為每個元件開發模擬模型,使用者利用ADIsimPLL就能設計與模擬出預期的效能,而且知道實際的結果,只須評測ADF4371評估板,因為它非常接近模擬出的效能。較少的零件數量以及更高的整合度,除了對系統的尺寸與重量帶來顯著的優勢,效能也有顯著的改進,ADF4371算出的均方根擾動為60 fs,對比分立式解決方案的160 fs。圖9模塊圖顯示零件與空間節省效益顯著,主動元件與功率分配器的總面積為96 mm2—省去必要的解耦電容以及其他必要的被動元件 – 對比ADF4371的49 mm2。使用者還可為VCO選用3.3 V電壓以節省耗電。

圖9. ADF4371 模塊圖

在基礎VCO模式中,ADF4371的頻譜純度是最高,不必要的混附(非頻內)雜訊侷限於VCO的諧波。對於許多轉換器時脈應用而言,方波自然不會有問題而且是想要的波形,但對於許多儀表應用,寬頻混附頻率通常必須低於50 dBc。可調諧波濾波器可協助消除這些諧波,而特別設計的 ADMV8416/ADMV8432 則適合用來對ADF4371過濾輸出訊號。

圖10. ADF4371的 20 GHz 輸出訊號

圖11. ADF4371採用ADMV8432濾波器輸出20 GHz 訊號

根據這些類比可調濾波器的效能標準,它們能消除ADF4371合成倍頻器與四倍頻器所輸出的不必要諧波內容,而且只須消耗小量的輸出功率。過程中會用到額外的放大階段來克服插入損耗,濾波器本身通常會小於分立式開關組(switched bank)解決方案,尤其是需要寬頻可調能力的狀況。此外,合成器的混附階度通常會從濾波之前的–35 dBc改進到濾波後的–55 dBc。再結合未濾波的未使用輸出,就會有饋通的效應,並應小心調整,藉以讓濾波IC得到完整截止頻段拒斥力。

總結

頻率產生方面的演進涉及到製程、電路、封裝技術等方面的創新,為使用者帶來更高的功能與效能,且體積比以往的分立式解決方案更加微縮。朝向寬頻頻率工作的趨勢,促使業界開發各種IC,覆蓋到32 GHz的多個倍頻程。寬頻PLL/VCO的彈性與簡易性,讓終端客戶大幅縮短設計時間與加快產品上市時程。

對於頻譜純度的要求,促成濾波器IC的諸多創新,加上這些新研發的合成器IC,為現代無線通訊應用帶來高頻譜純度的毫米波訊號源。免費模擬工具ADIsimPLL讓使用者評估與比較PLL效能,透過簡單易用的直覺介面以及快速行為模型協助使用者挑選元件。這款工具能為設計工程師省下可觀時間,若沒有此工具他們就得針對許多不同領域開發不同的數學模型來預測效能。