一種使用連續時間Σ-Δ型轉換器優化訊號鏈的新方法

作者:ADI現場應用工程師 Benjamin Reiss


問題:

為何應考慮使用CTSD ADC來改良我的訊號鏈設計?

RAQ Issue 194

答案:

相較於傳統架構,CTSD拓撲能夠優化訊號鏈。

目前許多應用要求精小尺寸,同時保持同樣的性能。開發人員經常面臨如何實現這一目標的問題並且經常需要做出妥協。舉例來說,透過犧牲雜訊性能或精度來精減尺寸。本文探討使用連續時間Σ-Δ型(CTSD)轉換器優化設計、降低物料(BOM)成本和精減尺寸的新方法。

要讓所需的感測器或訊號達到最佳效果,必須保證訊號鏈中的所有元件配合完全協調。從感測器到類比數位轉換器(ADC)通常使用幾個分立元件。除了感測器和ADC,還經常使用儀表放大器、ADC驅動器、基準電壓源緩衝器和濾波器。尤其要注意的是,ADC驅動器的選擇和濾波器設計通常是造成誤差的來源,但這兩項通常會被低估。

優化設計、降低BOM成本並精減尺寸的一種方法是使用μModule®元件。這些元件是高度整合的解決方案,包含轉換器、緩衝器和被動組件。採用這種新型CTSD技術便可以直接驅動ADC,無需將放大器用於緩衝器。此外,這種新拓撲還可以簡化濾波器設計。圖1顯示傳統的離散時間ADC (DT-ADC)和CTSD轉換器之間的區別。相較於傳統設計,CTSD設計可以將尺寸縮減68%。

Figure 1. (a) Discrete-time ADC topology, (b) continuous-time sigma-delta converter, and (c) charge injection kickback through switched capacitor input stage.
圖1.(A) 離散時間ADC拓撲,(b) 連續時間Σ-Δ型轉換器,(c) 透過切換電容輸入級的電荷注入反沖。
Figure 2. A comparison of DTSD and CTSD form factors, showing clear savings through CTSD ADCs.
圖2.DTSD和CTSD的尺寸對比,顯示使用CTSD ADC可以明顯精減尺寸。

在傳統的DT-ADC(例如SAR ADC或Σ-Δ ADC)中,會使用切換電容拓撲。ADC和參考輸入端就是這種情況。這會使「採樣」和「保持」兩個階段之間出現差分。它們分別對應「保持」電容的充電和放電。所以,由於寄生特性(電荷注入反沖),必須提供足夠電流,以便進行充電、放電以及電荷吸收。許多感測器無法提供如此高的電流,因此需要進行緩衝。除了此功能之外,驅動器的速度還必須足夠快(建立時間短,擺率高),以便解決「採樣」階段(參見圖1c)結束時穩定輸出,從而避免給目標訊號帶來更多誤差。所以,對ADC驅動器的要求非常高。

CTSD轉換器具有阻性輸入,可以直接由感測器驅動。如果感測器無法驅動ADC(例如,如果感測器的阻抗非常高),可以插入一個簡單的放大器來實現阻抗轉換。

CTSD還有一個優勢,就是它本身具有抗混疊濾波器(低通濾波器)特性。傳統拓撲需要在輸入端使用低通濾波器來濾除高頻干擾訊號。這是因為奈奎斯特準則要求採樣速率必須至少為所需訊號頻率的2倍。如果採樣速率過低,可能會出現混疊,導致干擾雜訊進入訊號。對於CTSD轉換器本身的抗混疊濾波器特性,一種解釋是:採樣不是發生在調變器輸入端,而是發生在 迴路濾波器之後。

結論

CTSD拓撲為優化訊號鏈提供了傳統架構之外的另一種新解決方案。此外,如果非常注重上市時間、BOM或尺寸因素,那麼 AD4134 等ADC產品將會是一個非常不錯的選擇。它們具有阻性輸入且本身具有濾波器屬性,可以協助簡化和優化許多設計。在許多應用中,可無需使用ADC驅動器、濾波器設計中的被動元件和基準電壓源緩衝器。ADI的《類比對話》刊登了 有關該主題的系列文章,詳細闡述了上述優勢以及許多其他特性,歡迎瀏覽。