Authors
分立式差動放大器與整合式解決方案
作者： ADI線性產品和解決方案部門產品工程師Jordyn Ansari, ADI儀錶放大器產品(IAP)部門Chau Tran
問題：
為什麼要多花錢少辦事？
回答：
經典的分立式差動放大器設計非常簡單。一個運算放大器和四電阻網路有何複雜之處？
但是，這種電路的性能可能不像設計人員想要的那麼好。本文從實際生產設計出發，討論了與分立式電阻相關的一些缺點，包括增益精度、增益漂移、交流共模抑制(CMR)和失調漂移等方面。
經典的四電阻差動放大器如圖1所示。
該放大器電路的傳遞函數為：
若R1 = R3且R2 = R4，則公式1簡化為：
這種簡化有助於快速估算預期訊號，但這些電阻絕不會完全相等。此外，電阻通常有低精度和高溫度係數的缺點，這會給電路帶來重大誤差。
例如，使用良好的運算放大器和標準的1%、100 ppm/°C增益設置電阻，初始增益誤差最高可達2%，溫度漂移可達200ppm/°C。為了解決這個問題，有一種解決方案是使用單晶片電阻網路實現精密增益設置，但這種結構很龐大且昂貴。除了低精度和顯著的溫度漂移之外，大多數分立式差動運算放大器電路的CMR也較差，並且輸入電壓範圍小於電源電壓。此外，單晶片儀錶放大器會有增益漂移，因為前置放大器的內部電阻網路與接入RG針腳的外部增益設定電阻不匹配。
解決所有這些問題的較佳辦法是使用具備內部增益設置電阻的差動放大器，例如 AD8271。通常，這些產品由高精度、低失真運算放大器和多個微調電阻組成。透過連接這些電阻可以創建各種各樣的放大器電路，包括差動、同相和反相配置。晶片上的電阻可以並聯連接以提供更廣泛的選項。相較於分立式設計，使用晶片內電阻可為設計人員帶來多項優勢。
運算放大器電路的直流性能大部分取決於周圍電阻的精度。這些內部電阻佈局緊密匹配，並經過鐳射調整和匹配精度測試。因此，它能保證增益漂移、共模抑制和增益誤差等特性高度精確。圖1所示的電路整合式後可提供0.1%的增益精度和小於10 ppm/°C的增益漂移，如圖2所示。
交流性能
在電路尺寸方面，積體電路比印刷電路板(PCB)小得多，因此相應的寄生參數也較小，對交流性能有利。例如，AD8271運算放大器的正負輸入端有意不提供輸出針腳。這些節點不連接到PCB上的佈線，電容保持較低，從而提高迴路穩定性並優化整個頻率範圍內的共模抑制。性能比較參見圖3。
差動放大器的一項重要功能是抑制兩路輸入的共模訊號。參考圖1，如果電阻R1至R4不完全匹配（或者當增益大於1時，R1、R2和R3、R4的比率不匹配），那麼部分共模電壓將被差動放大器放大，並作為V1和V2之間的有效差壓出現在VOUT處，其無法與實際訊號相區分。如果電阻不理想，那麼部分共模電壓將被差動放大器放大，並作為V1和V2之間的有效差壓出現在VOUT 處，其無法與實際訊號相區分。差動放大器抑制這一部分電壓的能力稱為共模抑制。該參數可以表示為共模抑制比(CMRR)或轉換為分貝(dB)。分立式解決方案的電阻匹配不如整合式解決方案中的鐳射調整電阻匹配那麼好，這可以從圖4中輸出電壓與CMV的關係曲線看出來。
假設使用理想運算放大器，則CMRR為：
其中，Ad為差動放大器的增益，t為電阻容差。因此，對於單位增益和1%電阻，CMRR為50 V/V或約34 dB；使用0.1%電阻時，CMRR增加到54 dB。即使採用具有無限大共模抑制的理想運算放大器，整體CMRR也會受電阻匹配的限制。某些低成本運算放大器具有60 dB至70 dB的最小CMRR，使誤差更為糟糕。
低容差電阻
放大器在其指定工作溫度範圍內通常表現良好，但必須考慮外部分立式電阻的溫度係數。對於帶有整合式電阻的放大器，電阻可以進行漂移調整和匹配。佈局通常使電阻相互靠近，因此它們會一同漂移，從而降低其失調溫度係數。在分立式情況下，電阻在PCB上散開，匹配情況也不如整合式方案，產生的失調溫度係數會更差，如圖5所示。
無論是分立式式或是單晶片，四電阻差動放大器的使用都非常廣泛。由於只有一個元件放置在PCB上，而不是多個分立式元件，因此可以更快速、更高效地構建電路板，並節省大量面積。
為了獲得穩定且值得投入生產的設計，應仔細考慮雜訊增益、輸入電壓範圍和CMR（達到80 dB或更高）。這些電阻均採用相同的低漂移薄膜材料製成，因此在一定溫度範圍內可提供出色的比例匹配。
結論
透過本文，相信讀者將很容易比較內建增益設定電阻的放大器與分立式差動放大器之間的區別。
Authors