多通道資料擷取(DAQ)系統效能最佳化:輸入端安置時間的奧秘

作者: Joseph Leandro Peje

摘要

對於多通道、多工式資料擷取系統而言,增加每個ADC的通道數量能改善系統的整體成本、空間、以及電力效率。現代循續漸近式類比數位轉換器(SAR ADC)的吞吐量與能源效率,讓系統設計者能達到超越以往的通道密度。本文即將介紹如何在多工器的輸入端安置瞬變脈波(transient),這種多工器輸出端要大規模切換突波電壓造成的脈波需要延長擷取時間,進而也使得多通道資料擷取系統的整體吞吐量下滑。因此,業界的焦點通常會是在於盡可能縮短輸入安置時間、以及在提升資料吞吐量與系統效率之間,作出設計上的取捨。

什麼是多通道DAQ,該如何量測多通道DAQ的效能?

多通道資料擷取(DAQ)系統是一個完整的訊號鏈子系統,透過介面連結到多個輸入端(通常為感測器),主要功能是將輸入端的類比訊號轉換成處理單元能讀取的數位資料。多通道DAQ系統的主要元件為類比前端子系統(包含一個緩衝區、切換元件、以及訊號處理模塊); 類比數位轉換器(ADC); 以及數位介面。為配合高速精準轉換器,切換元件(通常為多工器)通常置於ADC驅動器以及轉換器本身之前,藉以發揮現代ADC先進效能的優勢。對於這些應用而言,由於SAR ADC結合速度與精準度的優點,因此也使其成為最常被採用的ADC類型。

Figure 1
圖1. 典型SAR ADC多工資料擷取系統模塊圖


工業與醫療應用中的高通道密度精準型DAQ系統,用來將大量的通道壓縮成最小的空間內。多工式DAQ系統藉由以下方法達到高密度、高吞吐量、以及優異的能源效率:

  1. 使用高速精準型SAR ADC
  2. 每個通道採用最小的採樣率
  3. 盡可能提高SAR ADC轉換器的使用率:
Equation 1

其中n為通道的數量。多通道資料擷取系統的整體吞吐量,以每個轉換器為基準,計算公式為:

Equation 2

從公式中可觀察到,多通道DAQ系統的整體吞吐量不僅取決於SAR ADC的速度與解析度,也取決於轉換器的使用率。

延遲會如何影響多通道DAQ系統的效能?

在出現任何安置延遲時,時間 td 會加入實際取樣以及ADC的轉換週期,產生的實際轉換器最大取樣率為:

Equation 3

這裡的TADC 是ADC每次取樣的週期(通常可在大多數ADC資料表中找到,通常為SAR ADC每次取樣秒數的倒數)。由於存在非零延遲td,因此多通道DAQ系統的實際最高取樣率永遠低於轉換器的取樣率,進而導致轉換器使用率永遠低於100%。也因此,我們可看到任何加入到取樣與轉換週期的延遲,都會降低轉換器的使用率。參照之前的整體吞吐量敘述,這種情況實際上會降低多通道DAQ能容納的最大通道數量。總結來說,任何安置延遲都會降低通道密度,與/或多通道DAQ系統的整體吞吐量。

什麼是多工器的輸入切換突波與輸入端安置時間?

當多工器從某個輸入端切換到另一個輸入端,輸出端仍保有先前輸入通道的記憶,包括輸出負載電容的儲存電荷以及多工器的汲極寄生電容。這種狀況在高電容負載中尤其明顯,如ADC趨動器以及ADC本身,因為這些儲存電荷沒有低阻抗通道可以傳導。我們甚至可以說這些電荷被困住,這是因為現代多工器的先斷後合(BBM)的機制,導致輸出端電容以及多工器高阻抗的特性; 只有當元件切換到下個輸入端時才會釋放電容中儲存的電荷。

Figure 2
圖2. 切換前狀態(左),在切換之後,發生電荷分享(charge sharing),導致電壓快速下滑∆V(右)

在切換後,輸入端電容CA仍以並聯模式連到輸出端電容COUT。然而,CA與COUT 在初期的電位(potentials)不同,導致CA與COUT之間出現電荷分享。每個高頻寬多工器這種電荷分享狀況幾乎瞬間同時發生,導致多工器的輸入端出現高頻率控制訊號突波(glitch)。突波的強度∆V其計算公式如下:

Equation 4

這裡的∆VC 是切換之前電容電壓的差幅。出現在多工器的輸入側(input side)的瞬態突波,這種比較常見的現象稱之為反衝(kickback),在許多高電容負載的切換應用中普遍存在,像是ADC、電容式DAC、以及取樣電路等。這方面的議題如MT-088所述。控制訊號突波會穩定至輸出端的1個最低有效位元(LSB),藉以為轉換器產生有效資料,輸入端穩定至1 LSB(並維持在該範圍內)所耗費的時間,即為輸入端的安置時間(tS)。tS是先前所述延遲td的一個元素,對td有著最大的影響力。

以往ADC的速度還不像現在這麼快,當時這些突波以及相對應的輸入端安置時間影響並不大,因此可以忽視。然而隨著ADC的速度漸增,轉換器的取樣週期也變得越來越短,逐漸逼近輸入端的安置時間。如先前所述,當ADC週期TADC等於輸入端安置時間tS (以及td)時,轉換器的使用率就會大幅縮減到50%。這意謂著,我們僅發揮轉換器一半的能力! 再次強調,輸入端的安置時間應該配合當前精準轉換器的技術同步調整,如此才能預作鋪路,迎接未來多通道DAQ系統持續提升的效能。

如何盡可能壓低輸入端安置時間?

業界一般會運用RC濾波器置於緩衝放大器以及多工器之間(參見 CN-0292),形成一個所謂的緩振器網路,藉此盡可能壓低切換突波。圖3顯示一個雙通道多工型類比前端子系統的訊號鏈子系統,以及相對應的切換時序圖。

Figure 3
圖3.多通道DAQ系統的一個雙通道多工型類比前端子系統,以及相對應的時序圖

緩振器RC作為主極點(dominant pole),輸入端突波與安置瞬變(settling transient),可約略推定其擁有一階(指數)響應,假設多工器有極高的頻寬連結到放大器以及緩振器RC電路。為了進一步剖析輸入端突波,圖4詳細顯示輸入端突波瞬變響應。

Figure 4
圖4. 剖析切換時多工器輸入端突波:時序定義與設計目標

根據一階電路假設(first-order assumption),VERROR誤差的下滑和時間呈指數函數關係。VERROR 的初始值(切換時的數值)是突波振幅∆V,之後的下滑速率取決於緩振器RC值。VERROR 穩定至1個最低有效位元(LSB)所耗費的時間,定義為輸入端的安置時間。

另外,轉換器以tACQ的週期(亦稱為擷取時間)進行取樣。在ADC轉換階段,在經過tACQ 時間後,轉換器就會把已擷取的採樣資料進行量化(quantize)。但如果VERROR降得過慢,沒有在特定值(1 LSB至數LSB)範圍內安置,就容易出現問題。先前類比輸入會導致現有取樣資料出錯(corrupted),並造成ADC通道之間的串音干擾。考量到輸入安置時間,必須確保輸入安置時間低於轉換器擷取時間,才能將誤差降至最低。此外,進一步降低tS讓業者有機會使用更快的轉換器來改善整體吞吐量以及系統的密度。

藉由幾個公式,即可求出在最壞狀況下的最快輸入安置時間,這裡的∆VC是全輸入範圍,而VERROR達到至少1 LSB(多工器輸出在1 LSB的目標範圍內)。多通道DAQ系統設計者有兩個設計門路: 緩振器時間常數以及CA/COUT比值,因此導出的輸入安置時間公式如下:

Equation 5

這裡我們可以看到輸入安置時間是緩振器時間常數τ 以及VERROR 安置到1 LSB所需的時間常數η 這兩者構成的線性函數。而要縮短輸入端安置時間,最直接的方法就是使用低時間常數的緩振器網路,這種方法相當合理,因為更快(高頻寬)的緩振器網路會帶來更低的時間常數。但這種方法會在雜訊與負載方面產生不同的取捨難題。另外也可以壓低 η來獲得相近的結果。

η 是緩振器電容(CA)與輸入電容(COUT)比值的函數。這個公式還能進一步簡化,如果1 LSB等於全輸入範圍除以2,提高到位元(N)減去1,∆VC就等於在最壞狀況的全輸入範圍。

Equation 6

公式6可能沒有那麼直覺化,很難在腦海中描繪出曲線,因此最好以10、14、18、20位元解析度畫出半對數曲線,如圖5所示。

Figure 5
圖5. 安置至1 LSB所需時間常數的曲線圖

從圖中我們可觀察到,CA/COUT 比值越高,安置時間就越快; 如果電容比拉高到一定程度,甚至能達到零安置時間。由於COUT 基本上是多工器的汲極電容以及後續階段輸入電容,因此只有CA有較充裕的調整空間。10位元解析度要達到零安置時間,CA至少要比COUT高出1000倍,在20位元的系統中甚至要比COUT 高出100萬倍! 為此,在10位元與20位元系統中要達到零安置時間,100 pF的典型負載,緩振器電容分別要達到100 nF 與100 µF。

總結來說,要將輸入安置時間縮至最短,可透過兩種方法:

  1. 為緩振器網路配置高頻寬
  2. 使用遠高於COUT的CA

既然高頻寬與緩振器高電容能把輸入安置時間減至最低,那麼就用最高的頻寬與最大的電容?

既然高頻寬與緩振器高電容能把輸入安置時間減至最低,那麼就用最高的頻寬與最大的電容?

由於我們根據的是輸入突波的一階響應,緩振器網路極點(pole)應是最主要的影響因素。也就是說,緩振器頻寬應低於緩衝放大器與多工器的頻寬,以避免多極點相互作用,確保一階逼近(first-order approximation)發揮作用。

Figure 6
圖6. 緩衝區與緩振器等效電路(左)以及放大器與緩振器網路的等效阻抗(右)

典型的緩衝區架構包含緩衝區內(G = 1)的一個精準放大器,以串接(cascade)方式連結到緩振器網路。頻域(frequency domain)分析的結果顯示,這個子系統的輸出取決於緩振器輸入阻抗和緩振器輸入阻抗以及放大器封閉迴路輸出阻抗的比值。根據實際檢測,緩振器輸入阻抗應大於放大器封閉迴路阻抗,以防範如圖公式7所述的負載效應(loading effect)。

Equation 7

因此為避免緩振器網路負載緩衝放大器,我們應:

  1. 提高緩振器時間常數 RACA,以降低頻寬
  2. 使用小緩振器電容 CA
  3. 選用封閉迴路輸出阻抗極低的放大器

前兩個選項讓我們明確瞭解負載效應與輸入安置時間之間的權衡,同時也對緩振器頻寬與電容劃下一個極限。第三個選項引入一項效能參數,在挑選適合的精準型放大器時應納入考量。另外還應考慮到穩定性與驅動能力。

圖7顯示一個擁有足夠頻寬的精準放大器—比方–3 dB封閉迴路頻寬約970 kHz的ADA4096-2—結果符合目前所述的分析,只有幾個波形例外。對於頻寬為10 kHz的緩振器而言,最大CA 出現在最快輸入安置時間。而對於頻寬為200 kHz的緩振器而言,提高CA會讓安置時間加快,直到出現負載效應。結果中觀察到阻尼不足(underdamped)的響應,伴隨著最小突波振幅,但也有較長的安置時間,儘管突波振幅更高,但仍高於較小CA的響應時間。這也凸顯審慎研究的重要性,應詳細調查緩振器如何負載放大器,在為系統挑選元件時應將這點納入考量。

Figure 7
圖7. ADA4096-2放大器,頻寬介於10 kHz (頂部)與200 kHz (底部)之間的緩振器其多工器輸入

如先前所述,其中一項要注意的放大器參數就是封閉迴路輸出阻抗。運算放大器通常有封閉迴路阻抗,該阻抗和開放迴路增益AV成反比。另外,我們也希望緩振器網路有高頻寬,藉以將安置時間縮至最短,為此放大器必須擁有比緩振器頻寬至少高出–3 dB的頻寬。除了低雜訊、訊號偏移、偏置漂移之外,精準放大器還有兩點特性使它最適合用在多工型DAQ系統,讓DAQ達到最小的輸入安置時間,其中包括:1)擁有高頻寬,以及2)擁有極低的封閉迴路阻抗。但伴隨這些好處而來的是功耗提高。舉例來說,我們觀察圖8所示ADA4096-2與ADA4522-2的封閉迴路阻抗。

Figure 8a
圖8a. ADA4522-2的封閉迴路阻抗資料圖

Figure 8b
圖8b. ADA4096-2封閉迴路阻抗的資料圖

總結

該如何做到最好?

要讓多通道DAQ系統達到最高密度與吞吐量,輸入安置時間應低於或等於ADC擷取時間。任何額外的延遲都會減損多通道DAQ系統的效能。而要降低輸入安置時間,涉及到提高緩振器網路的頻寬與電容,在選擇元件參數時應審慎,因為在頻域會出現許多負載效應。最後,挑選最適合的精準型放大器涉及包括在功率、封閉迴路輸出阻抗、以及–3 dB頻寬等方面作適合的取捨,將應用實際需求列為最優先考量。

参考电路

Corrigan, T. 应用笔记,如何计算多路复用器的建立时间和采样速 率。ADI公司,2009年。

互动式设计工具:模拟开关建立时间计算器。ADI公司。

MT-088, 模拟开关和多路复用器基本知识。ADI公司,2009年。


致谢

Dan Burton, Vicky Wong, Peter Ohlon, Eric Carty, Rob Kiely, May Porley, Jess Espiritu, Jof Santillan, Patrice Legaspi, Peter Hurrell, and Sherwin Almazan.