優化訊號鏈的電源系統 — 第3部份下集:RF收發器

作者:ADI資深應用工程師Pablo Perez, Jr. 和應用工程師 John Martin Dela Cruz


簡介

本訊號鏈電源優化系列文章的第1部分 討論了如何量化電源雜訊以確定其影響訊號鏈元件的哪些參數。透過確定訊號處理元件可以接受而不影響其所產生訊號的完整性的實際雜訊限值,可以創建優化的配電網路(PDN)。在 第2部分中,該方法被應用於高速類比數位和數位類比轉換器,證明將雜訊降低到必要水準並不一定要提高成本、增加尺寸、降低效率。這些設計參數實際上可以在一個優化的電源解決方案中滿足。

本文重點關注訊號鏈的另一部分——RF收發器。本文將探討元件對來自各電源軌的雜訊的敏感度,確定哪些元件需要額外的雜訊濾波。本文提供了一種優化的電源解決方案,並透過將其SFDR和相位雜訊性能與目前PDN(當連接到RF收發器時)進行比較來進一步驗證。

優化ADRV9009 6 GHz雙通道RF收發器的電源系統

ADRV9009 是一款高整合度射頻(RF)、捷變收發器,提供雙通道發射器和接收器、整合式頻率合成器以及數位訊號處理功能。這款IC具備多樣化的高性能和低功耗組合,可滿足3G、4G和5G全功率大型基地台時分雙工(TDD)基地台應用要求。

Figure 1. A standard evaluation board power distribution network for the ADRV9009 dual transceiver. This setup uses an ADP5054 quad regulator with four LDO postregulators to meet noise specifications and maximize the performance of the transceiver. The goal is to improve on this solution.
圖1.ADRV9009雙通道收發器的標準評估板配電網路。此設定使用一個ADP5054四通道穩壓器和四個LDO後置穩壓器來滿足雜訊規格,並大幅提升收發器的性能。目標是改善該解決方案。

圖1顯示了ADRV9009雙通道收發器的標準PDN。PDN由一個 ADP5054 四通道切換穩壓器和四個線性穩壓器組成。這裡的目標是瞭解配電網路的哪些性能參數可以改善,同時產生的雜訊不會降低收發器的性能。

如本系列文章所述1,2,為了優化PDN,量化ADRV9009對電源雜訊的敏感度是必要的。ADRV9009 6 GHz雙通道RF收發器需要如下五個不同的電源軌:

  • 1.3 V類比(VDDA1P3_AN)
  • 1.3 V數位(VDDD1P3_DIG)
  • 1.8 V發射器和BB (VDDA_1P8)
  • 2.5 V介面(VDD_INTERFACE)
  • 3.3 V輔助(VDDA_3P3)

分析

圖2顯示了類比電源軌(VDDA1P3_AN、VDDA_1P8和VDDA_3P3)的接收器1埠PSMR結果。對於數位電源軌(VDDD1P3_DIG和VDD_INTERFACE),我們利用訊號產生器能夠產生的最大注入漣波在輸出頻譜中未產生雜散,因此我們無需擔心最小化這些電源軌上的漣波。調變雜散幅度用dBFS表示,其中最大輸出功率(0 dBF)相當於50Ω系統中的7 dBm或1415.89 mV p-p。

Figure 2. The PSMR performance of the analog supply rails of the ADRV9009 transceiver at Receiver 1.
圖2.ADRV9009收發器的類比電源軌在接收器1處的PSMR性能。

對於VDDA1P3_AN電源軌,測量是在收發器板的兩個不同分支上進行。請注意,在圖2中,PSMR在<200kHz漣波頻率時低於0 dB,表示這些頻率下的漣波產生更高的相同幅度調變雜散。這表示在200 kHz以下,接收器1對VDDA1P3_AN電源軌產生的最小漣波也非常敏感。

VDDA_1P8電源軌在收發器板上分為兩個分支:VDDA1P8_TX和VDDA1P8_BB。VDDA1P8_TX電源軌在100 kHz時達到最小PSMR,約為27 dB,對應於100kHz漣波的63.25 mV p-p,產生2.77 mV p-p的調變雜散。VDDA1P8_BB在5 MHz漣波頻率時測量約11 dB的最小值,相當於0.136 mV p-p的注入漣波產生的0.038 mV p-p雜散。

VDDA_3P3資料顯示,在大約130 kHz及以下,PSMR低於0 dB,表示接收器1處的RF訊號對來自VDDA_3P3的雜訊非常敏感。該電源軌的PSMR隨著頻率提高而上升,在5 MHz達到72.5 dB。

總之,PSMR結果顯示,在這些電源軌中,VDDA1P3_AN和VDDA_3P3電源軌雜訊最令人擔憂,貢獻了ADRV9009收發器最大部分的耦合到接收器1的漣波量。

Figure 3. The PSRR performance of the analog supply rails of the ADRV9009 transceiver at Receiver 1.
圖3.ADRV9009收發器的類比電源軌在接收器1處的PSRR性能。

圖3顯示了ADRV9009類比電源軌的PSRR性能。VDDA1P3_AN的PSRR在最高 1MHz時保持平坦,約為60 dB;在5 MHz時略有下降,最小值為46 dB。這可以被視為5 MHz的0.127 mV p-p漣波,其產生0.001 mV p-p雜散,該雜散與調變RF訊號一起位於LO頻率之上。

ADRV9009的VDDA1P8_BB電源軌的PSRR在5 MHz時達到約47 dB的最小值,而VDDA1P8_TX電源軌的PSRR不會低於約80 dB。在1 MHz以下的頻譜中,VDDA_3P3的PSRR高於所示的90 dB。測量在90 dB時發生削波,因為最高1 MHz的最大注入漣波為20 mV p-p——這不夠高,無法產生高於本振的雜訊基底的雜散。該電源軌的PSRR高於所示的1 MHz以下的情況,因為隨著頻率提高,它在4 MHz時下降到76.8 dB,其最低值在10 kHz至10 MHz範圍內。

與PSMR結果類似,PSRR資料顯示,耦合到本振頻率(特別是高於1 MHz)的大部分雜訊來自VDDA1P3_AN和VDDA_3P3電源軌。

為了確定電源是否能夠滿足雜訊要求,測量直流電源的漣波輸出,並繪製一個100 Hz至100 MHz頻率範圍的波形,例如圖4所示。在該頻譜上增加一個覆蓋層:調變訊號上將出現邊帶雜散的閾值。覆蓋的資料是透過在幾個參考點將正弦漣波注入到指定電源軌而獲得的,用以瞭解什麼漣波水準產生邊帶雜散,如本系列的第1部分所討論的。

圖4至圖6中所示的閾值資料是針對收發器最敏感的三個電源軌的。圖中顯示了不同DC-DC轉換器配置、使能/未使能展頻(SSFM)、透過LDO穩壓器或低通(LC)濾波器進行更多濾波等情況下的電源軌頻譜。這些波形是在電源板上測量,並留下了比雜訊限值低6 dB甚至更多的餘裕。

Figure 4. The output noise spectrum of the LTM8063 (various configurations) powering the VDDA1P3_AN rail, along with the maximum allowable ripple for that rail.
圖4.為VDDA1P3_AN電源軌供電的LTM8063(不同配置)的輸出雜訊頻譜,以及該電源軌允許的最大漣波。

測試

圖4顯示了VDDA1P3_AN電源軌的雜散閾值,以及 LTM8063 µModule® 穩壓器不同配置的實測雜訊頻譜。 如圖4所示,在禁用展頻(SSFM)的情況下,使用LTM8063為電源軌直接供電,在LTM8063的基波工作頻率和諧波頻率處產生超過閾值的漣波。具體說來,漣波在1.1 MHz時超過限值0.57 mV,顯示需要後置穩壓器和濾波器的某種組合來抑制開關穩壓器的雜訊。

如果僅增加LC濾波器(無LDO穩壓器),則切換頻率處的漣波剛剛達到最大允許的漣波——可能沒有足夠的設計餘裕來確保收發器性能較佳。增加 ADP1764 LDO後置穩壓器並開啟LTM8063的展頻模式,可以降低整個頻譜上的基波切換漣波幅度及其諧波,以及SSFM在1/f區域中引起的雜訊峰值。 透過開啟SSFM並增加LDO穩壓器和LC濾波器,可以實現優質效果,降低切換動作所引起的剩餘雜訊,給最大允許漣波留下約18 dB的餘裕。

展頻將雜訊擴散到更寬頻帶上,從而降低切換頻率及其諧波處的峰值和平均雜訊。這是透過3 kHz三角波上下調變切換頻率來做到的。這會在3 kHz處引入新的漣波,LDO穩壓器會進行處理。

使能SSFM後,由此產生的低頻漣波及其諧波在圖5和圖6所示的VDDA_1P8和VDDA_3P3輸出頻譜中顯而易見。如圖5所示,使能SSFM時 LTM8074 的雜訊頻譜為VDDA_1P8電源軌的最大允許漣波提供最小約8 dB的餘裕。因此,滿足此電源軌的雜訊要求不需要後置穩壓器濾波。

Figure 5. The output noise spectrum of the LTM8074 (with SSFM on) powering the VDDA_1P8 rail, along with the maximum allowable ripple for that rail.
圖5.為VDDA_1P8電源軌供電的LTM8074(SSFM開啟)的輸出雜訊頻譜,以及該電源軌允許的最大漣波。

圖6顯示了LTM8074 μModule穩壓器不同配置的雜訊頻譜,以及3.3V VDDA_3P3電源軌的最大雜訊要求。對於此電源軌,我們使用LTM8074 Silent Switcher®μModule穩壓器來分析結果。僅使用LTM8074的配置(無濾波器或LDO後置穩壓器)產生的雜訊超過限值,無論是否使能展頻模式。

兩個備選配置的結果符合>6 dB餘裕的雜訊規格:未使能SSFM的LTM8074加上LC濾波器,以及使能SSFM的LTM8074加上LDO後置穩壓器。雖然二者均以充足的餘裕滿足了要求,但LDO後置穩壓器解決方案在此更有優勢。這是因為VDDA_3P3電源軌還提供3P3V_CLK1時脈電源,因此1/f雜訊的減少相對更重要——如果不予處理,這裡的雜訊可以轉化為本振中的相位抖動。

Figure 7. An optimized PDN for an ADRV9009 transceiver using LTM8063 and LTM8074 μModule regulators.
圖7.使用LTM8063和LTM8074 μModule穩壓器的ADRV9009收發器優化PDN。

優化解決方案

基於上述測試結果,圖7顯示了一種優化解決方案,當用在ADRV9009收發器板上時,它能提供>6 dB的雜訊餘裕。

表1顯示了優化PDN與標準PDN的對比。元件大小減小29.8%,效率從66.9%提高到69.9%,整體節能0.5 W。

表1.ADRV9009優化PDN與目前PDN的比較
目前的PDN如圖1所示 優化的PDN如圖7所示 相較於目前PDN,優化PDN實現的改善
元件大小 148.2 mm2

Figure A

104.0 mm2

Figure B

29.8%
整體效率 65.7%

Figure C

69.9%

Figure D

4.2%
功率損耗 3.8 W

Figure E

3.2 W

Figure F

0.6 W

為了驗證該優化電源解決方案在系統雜訊性能方面的效果,我們執行了相位雜訊測量。將圖7中的優化解決方案與控制案例——ADRV9009評估板的工程版本,即使用圖1所示PDN的AD9378評估板——進行比較。使用相同電路板,但採用圖7所示的PDN,比較相位雜訊結果。在理想情況下,優化解決方案達到或超過資料手冊參考曲線所示的性能。

Figure 8. An AD9378 phase noise performance comparison between an ADP5054 and a μModule device's PSU taken at LO = 1900 MHz, PLL BW = 425 kHz, and stability = 8.
圖8.ADP5054與µModule元件的PSU之間的AD9378相位雜訊性能比較,測量條件:LO = 1900 MHz,PLL BW = 425 kHz,穩定性 = 8。

圖8比較了使用標準ADP5054電源的AD9378評估板相位雜訊結果與使用LTM8063和LTM8074電源的同一評估板的結果。相較於ADP5054電源解決方案,μModule電源解決方案的性能略優,高出大約2 dB。如圖8和表2所示,由於外部本振使用了低相位雜訊訊號產生器,兩種電源解決方案的測量結果均明顯低於資料手冊規格。

表2.相位雜訊測量結果,LO = 1900 MHz
偏移頻率(MHz) 相位雜訊(dBc/Hz)
資料手冊 評估結果
ADP5054 LTM8063、LTM8074
0.1 −100 −137.74 −137.77
0.2 −115 −143.16 −143.32
0.4 −120 −147.37 −147.20
0.6 −129 −149.02 −149.04
0.8 −132 −151.81 −151.96
1.2 −135 −151.73 −151.22
1.8 −140 −153.97 −153.76
6 −150 −155.10 −154.80
10 −153 −154.51 −154.36

採用兩種電源解決方案的收發器的SFDR測量結果如表3所示,兩種方案的性能相當,除了LO = 3800 MHz,這種情況下ADP5054的開關漣波開始在載波訊號輸出頻譜上產生調變雜散,如圖9所示。

表3.ADRV9009收發器SFDR性能
LO頻率(MHz) 無雜散動態範圍(SFDR)(dBc)
資料手冊中的技術規格 Tx1 Tx2
ADP5054 LTM8063、LTM8074 ADP5054 LTM8063、LTM8074
800 70.00 86.03 86.95 86.62 86.63
1800 70.00 85.94 87.30 86.01 85.90
2600 70.00 85.98 86.01 85.50 85.78
3800 70.00 73.87 77.42 73.93 77.31
4800 70.00 71.44 71.98 71.10 71.82
Figure 9. Transmitter 1 carrier signal and spurious frequency due to power supply switching frequency. The measurements were taken at LO = 3800 MHz, Fbb = 7 MHz, –10 dBm.
圖9.發射器1載波訊號和電源切換頻率引起的雜散頻率。測量條件:LO = 3800 MHz,Fbb = 7 MHz,–10 dBm。

結論

不同應用有不同要求,評估板的配電網路可能需要進一步改進或改變。量化訊號處理IC雜訊要求的能力為電源設計或只是優化現有電源解決方案提供了更有效的方式。對於ADRV9009之類的高性能RF收發器,在PDN中設定雜訊注入以確定可容許多大電源雜訊,有助於我們改善目前PDN的空間需求、效率和非常重要的熱性能。請繼續關注本電源系統優化系列的後續篇目。

參考電路

1 Pablo Perez, Jr.和Patrick Errgy Pasaquian。 「優化訊號鏈的電源系統 — 第1部分:多少電源雜訊為可接受範圍?」 類比對話,第55卷第1期,2021年3月。

2 John Martin Dela Cruz和Patrick Errgy Pasaquian。 「優化訊號鏈的電源系統 — 第2部分:高速資料轉換器。」類比對話,第55卷第2期,2021年4月。

Delos, Peter. 「電源調變比揭秘:PSMR與PSRR有何不同? 」 ADI,2018年12月。

Delos, Peter. 「收發器使用外部本振:降低相位雜訊,獲得更強射頻性能」。ADI,2019年10月。

Naeem、Naveed和Samantha Fontaine。 「具有內部旁路電容的資料擷取μModule元件的PSRR特性表徵。」《類比對話》,第54卷第3期,2020年7月。