達到最高的Σ-Δ ADC驅動器的性能

作者: ADI產品應用工程師Stuart Servis 及 線性與精密技術部的應用工程師Miguel Usach Merino

簡介

您有沒有檢查過網路上有多少筆關於"ADC緩衝器設計"的內容?答案是超過400萬筆,在如此多的參考文獻中,很難找到我們所需要的內容。對於大多數類比和混合訊號資料擷取系統設計工程師而言,這可能不是很意外,因為設計無緩衝類比數位轉換器(ADC)的外部前端需要具備耐心和大量建議。它常常被視為一種藝術形式,是經過多年摸索方能掌握其竅門的。對於不具經驗的人來說,這是一個令人沮喪的反覆嘗試過程。大多數時候,由於相互關聯的規格要求很多,迫使設計人員不得不進行很多權衡(和評估)才能達到最佳效果。

挑戰

放大器級的設計由兩個彼此相關的不同級組成,因此問題變得難以在數學上建模,特別是因為有非線性因素與這兩級相關。第一步是選擇用來緩衝感測器輸出並驅動ADC輸入的放大器。第二步是設計一個低通濾波器以降低輸入頻寬,從而最大限度地減少帶外雜訊。

理想的放大器是提供剛剛好的頻寬以正確緩衝感測器或變送器產生的訊號,而不會增加額外雜訊,並且功耗為零,但實際放大器與此相距甚遠。在大多數情況下,放大器規格將決定整體系統性能,尤其是在雜訊、失真和功耗方面。為了更進一步釐清此問題,第一步是瞭解離散時間ADC的工作原理。

離散時間ADC獲得連續時間類比訊號的樣本,然後將其轉換為數位碼。當訊號被採樣時,根據類比轉換器的類型,同一固有問題有兩種不同的情況。

SAR ADC整合一個採樣保持器,其基本上由一個切換開關和一個電容組成,作用是保持類比訊號直到轉換完成,如圖1所示。

圖1.採樣保持電路圖

離散時間Σ-Δ ADC或過採樣轉換器實現了類似的輸入級,即具有一定內部電容的輸入切換開關。Σ-Δ ADC的採樣機制略有不同,但採樣輸入架構類似,使用切換開關和電容來保持類比輸入訊號的副本。

在這兩種情況下,切換開關都是用CMOS製程實現,閉合時電阻為非零值,通常為幾歐姆。此串聯電阻與採樣電容(pF級)的組合,意味著ADC輸入頻寬常常非常大,在許多情況下要遠大於ADC採樣頻率。

頻寬問題

對轉換器來說,輸入訊號頻寬是一個問題。在採樣理論中,我們知道高於奈奎斯特頻率(ADC採樣頻率的一半)的頻率訊號應被移除,否則這些頻率訊號將在目標頻帶中產生鏡像或混疊。通常,雜訊頻譜中有相當一部分功率存在於ADC奈奎斯特頻率以上的頻帶中。如果不處理這種雜訊,它將混疊到奈奎斯特頻率以下,增加本底雜訊(如圖2所示),使系統的動態範圍明顯降低。

圖2.奈奎斯特折疊鏡像

ADC輸入訊號頻寬,以及緩衝器輸出頻寬,是第一個要解決的問題。為確保雜訊不會向下混疊,必須限制ADC輸入訊號的頻寬。這不是一個小問題。

通常,放大器的選擇是基於大訊號頻寬(即壓擺率)和增益頻寬積的規格,以便應對輸入訊號的極端情況,這決定了ADC可以追蹤的最快變化的訊號。

然而,放大器的有效雜訊頻寬等於小訊號頻寬(通常針對小於10 mV p-p的訊號而考慮),這常常比大訊號頻寬高出至少四到五倍。

換句話說,如果大訊號規格是針對500 kHz而選擇,那麼小訊號頻寬很容易就能達到2 MHz或3 MHz,這可能會導致ADC採集到大量雜訊。因此,在將類比訊號輸入ADC之前,應在外部限制小訊號頻寬,否則測得的雜訊將是ADC產品手冊規格的三到四倍。

圖3.同相放大器配置
表1.放大器折合到輸出端的雜訊,RTO
噪音源 折合到輸出端的雜訊
RSENSOR Equation 1
RG Equation 2
RFB Equation 3
放大器電流雜訊 Equation 4

記住,放大器產生的熱雜訊取決於放大器增益和總系統頻寬。電路示例如圖3所示,雜訊音源總結在表1中,其中:

T為溫度(單位為K),

k為玻爾茲曼常數 (1.38 × 10−23 J/K),

電阻值單位為Ω,

BW指小訊號頻寬。

以上公式表明,在ADC輸入針腳之前增加一個具有足夠衰減性能的低通濾波器以使採樣雜訊最小是很重要的,因為雜訊與頻寬的平方根成比例。通常,採用分立電阻和電容實現截止頻率足夠低的一階低通濾波器可消除大部分寬頻雜訊。一階低通濾波器還有一個額外的好處,即降低目標頻帶之外的任何其他較大訊號的幅度,防止其被ADC採樣而可能產生混疊。

但是,這還沒結束。ADC內部切換開關電阻和電容定義了類比輸入頻寬,但由於輸入訊號的變化,會產生時域充放電迴圈。每次切換開關(連接到採樣ADC電容的外部電路)閉合時,內部電容電壓可能與先前儲存在採樣電容上的電壓不同。

何為反沖(Kickback)問題?

下面是一個經典的類比問題:"若有兩個並聯電容連接到一個切換開關,開關斷開時,一個電容儲存了一些能量,那麼當切換開關閉合時,兩個電容會發生什麼?"

答案取決於充電電容儲存的能量和電容之間的比率。例如,如果兩個電容具有相同的值,則能量將在它們之間均分,電容端子間測得的電壓將減半,如圖4所示。

圖4.充電(左)和未充電(右)的電容

這就是反沖問題。

一些ADC會執行內部校準以補償內部誤差,這稱為自穩零校準。這些程式會使採樣電容電壓接近供電軌或另一電壓,例如基準電壓的一半。

這意味著放大器緩衝的外部訊號和採樣電容(其必須保存類比值以便擷取新樣本)常常不是處於相同的電位(電壓)。因此,採樣電容必須充電或放電,以使其與緩衝器輸出具有相同的電位。此過程所需的能量將來自外部電容(低通RC濾波器中的電容)和外部緩衝器。這種電荷再分配和電壓的建立將需要一定的時間,在此期間電路中各點處的電壓將受到干擾,如圖1所示。再分配的電荷量可能很大,相當於電流流入或流出放大器並流入電容。

結果是放大器應當能夠在非常有限的時間內對低通濾波器的外部電容和ADC的採樣電容進行充電/放電,低通濾波電阻則會用作限流器。

更具體地說,放大器應當能夠在給定誤差範圍內從採樣電容和外部源對電容充電/放電。外部低通濾波器的截止頻率應該比目標頻段略高一點,由濾波器的時間常數、ADC的位元數以及樣本之間的最差情況轉換(即我們應當能夠準確測量的最差輸入階躍)來定義。

如何解決反沖問題?

解決該問題的較簡單方法,是選擇具有足夠壓擺率、頻寬增益積、開環增益和CMRR的放大器,並將您在市場上能夠找到的最大電容放在輸出端,而電阻足夠小,以滿足低通濾波器頻寬要求。

由於電容非常大,反沖問題將可以忽略不計,頻寬受低通濾波器限制,所以問題得以解決,對嗎?

很遺憾,上面的解決方案不會奏效,但如果您很好奇,想嘗試上述解決方案,那麼您會發現兩點:電容將像煉乳容器那麼大,放大器不喜歡輸出端有虛部阻抗。

放大器的性能取決於放大器看到的虛部阻抗。在這種情況下,低通濾波器的缺點是THD和建立時間性能降低。建立時間的增加將導致放大器無法對電容充電,使得ADC採樣的電壓不是正確的最終電壓。這將加劇ADC輸出的非線性。

為了更好地闡述上面的觀點,圖5顯示了放大器驅動不同阻性負載的性能差異。圖6顯示了容性負載引起的小訊號過沖,這會影響建立時間和線性度。

圖5.AD4896-2 THD性能與負載的關係
圖6.ADA4896-2的小訊號傳輸回應與負載的關係

為了最大限度地解決這個問題,放大器輸出應通過低通濾波器的串聯電阻與外部電容隔離。

電阻應足夠大,以保證緩衝器不會看到虛部阻抗,但又足夠小,以滿足所需的輸入系統頻寬,並使緩衝器流出的電流在電阻上引起的IR壓降最小(放大器可能無法足夠快地使這種電壓降穩定下來)。同時,電阻應支援外部電容減小到足夠小的值,以最小化反沖而不影響建立時間。

您可以在 這裡 找到更多資訊。

幸運的是,有一些工具可以讓我們預測ADC、放大器和濾波器的組合性能,比如說精密 精密ADC驅動器工具

此工具可以對反沖、雜訊和失真性能進行模擬,如圖7所示。

圖7.精密ADC驅動器工具的各種模擬

低通濾波器的經驗法則

通常,一階低通濾波器出現在許多建議中,但為什麼沒有人使用更高階濾波器?除非應用明確要求消除輸入訊號中較大的頻外干擾或諧波,否則增加濾波器階數將給系統帶來額外的複雜性。一般來說,折衷方案是讓小訊號頻寬略高於需求,這會影響雜訊,但好處是能夠輕鬆驅動ADC輸入級,並能降低功耗和成本。

減輕負擔

我們之前提到,放大器不喜歡虛部阻抗和/或提供大電流,但這無法避免,因為虛部阻抗是電容帶來的,而電容能解決反沖問題。

改善這種情況的唯一辦法是減少反沖。這種解決方案已被最新的ADI轉換器採用,例如 AD7768AD4000.

由於轉換器架構不同,每種元件採用的解決方案也不同。AD4000 SAR ADC可在低於類比輸入範圍的電源下工作。採用的解決方案稱為高阻模式,僅適用於100 kHz以下的採樣頻率。

在AD7768中,電源等於或高於模擬輸入範圍。AD7768採用的解決方案稱為預充電緩衝器,與高阻模式相反,其工作頻率最高可達ADC最大採樣頻率。

兩種解決方案均基於相同的工作原理,驅動ADC的主要困難是電容電荷再分配。換句話說,當內部切換開關重新連接採樣電容時,輸入緩衝器和低通濾波器看到的電壓降越低,電壓反沖就越小,ADC輸入電流相應減小。因此,驅動ADC就越容易,建立時間也越短。濾波器電阻上的壓降降低,故交流性能得到提升。

圖8顯示了預充電緩衝器和高阻模式使能與禁用情況對輸入電流的影響。

圖8.輸入電流

輸入電流越高,放大器頻寬也應越高(即越快)。因此,輸入低通濾波器頻寬應該越高,這會影響雜訊。

例如,對於以1 MSPS採樣的1 kHz輸入訊號,使用SINAD來評估性能。在不同的濾波器截止頻率下,我們得到如圖9所示的結果。

圖9.使用和不使用高阻模式兩種情況下AD4003 SINAD與輸入頻寬的關係

上圖顯示,相較於完全相同的配置但高阻模式關閉,低輸入電流(高阻模式開啟)降低了濾波器截止頻率要求和濾波器電阻的IR壓降,提升了ADC性能。

從圖9可以觀察到,透過提高輸入濾波器截止頻率,外部放大器可以更快地對採樣電容充電/放電,但代價是雜訊會提高。例如,在高阻模式開啟時,500 kHz時的採樣雜訊小於1.3 MHz時的採樣雜訊。因此,SINAD在500 kHZ輸入頻寬時更為良好。此外,低通濾波器所需的電容會減小,有助於提高放大器驅動器的性能。

電路設計優勢

ADI 最新ADC中實現的這些更易於驅動或減輕負擔的特性,對整個訊號鏈都有一些重大影響。ADC設計人員將一些驅動問題引入ADC晶片本身的關鍵優勢,在於該解決方案可以設計為盡可能高效地滿足ADC的訊號要求,從而解決一些問題,包括輸入頻寬和放大器穩定性。

減小流入ADC輸入端的電流,從而減少反沖,意味著放大器要處理的電壓階躍較低,但仍然具有與標準切換開關電容輸入相同的完整採樣週期。

減小給定時間內要建立的階躍電壓,與使用較長時間來建立較大階躍意義相同。淨效應是放大器現在不需要如此寬的頻寬來將輸入充分建立到同一最終值。頻寬減小通常意味著放大器功耗更低。

看待這種情況還有一種方式:想像一下,通常認為沒有足夠頻寬來使給定ADC輸入建立的放大器,現在能夠在使能預充電緩衝器的情況下實現充分建立。

ADI應用筆記AN-1384介紹了一系列放大器在三種功耗模式下與AD7768配合使用時可實現的性能。此文檔介紹的放大器之一是 ADA4500-2,當不使用預充電緩衝器時,它難以在中功率模式下使AD7768的輸入建立(THD > -96 dB)。但是,當使能預充電緩衝器時,性能顯著提升到優於-110 dB THD。

ADA4500-2是一款10 MHz頻寬放大器,在給定模式下使AD7768建立所需的頻寬約為12 MHz,我們看到,易驅動特性現在支援使用這種較低頻寬放大器。因此,這些特性不僅使得前端緩衝電路的設計更加容易,而且還允許更自由地選擇元件,以保持在系統功耗或熱限值範圍內。

流入ADC類比輸入針腳的電流減小的第二個優點,是現在流過串聯電阻(其用作輸入RC網路的一部分)的電流減小。

對於傳統ADC輸入,相對較大的電流意味著只能使用小值電阻,否則會在該電阻上產生很大電壓降。這裡的大壓降可能導致ADC轉換結果中出現增益誤差或線性誤差。

然而,使用較小電阻值也有挑戰。使用較小電阻實現相同的RC頻寬意味著要使用更大電容。但是,這種使用易驅動特性時遇到的電流減小情況,意味著可以使用較大值電阻而不會影響性能,並能確保系統穩定。

電路性能優勢

考慮上文所述的電路設計優勢,很明顯,使用這些特性還能獲得性能優勢或進一步改善性能的機會。

已經提到的優勢,即能夠利用較低頻寬放大器實現更好的性能,也可以用於擴展更優化系統的性能。例如,即便是已充分建立的輸入訊號,當最終建立發生時,輸入之間仍可能存在一些不匹配。因此,使能預充電緩衝器之類的特性將意味著這種最終建立會小得多,因此能夠實現最高水準的THD,而在以前,這是不可能的。

流過RC網路串聯電阻的電流減小也有利於性能。此外,不僅輸入電流顯著降低,而且它幾乎不依賴於輸入電壓。THD也能得到改善,因為輸入對上電阻的任何不匹配都會導致ADC輸入端看到較小電壓差,並且電壓降不具有訊號依賴性。

較低的輸入電流對失調和增益精度也有影響。由於絕對電流減小,以及訊號相關的電流變化減少,每個通道或每個電路板上的元件值變化導致失調和增益誤差發生較大變化的可能性也較小(同理,較低電流導致串聯電阻上的電壓變小)。利用預充電緩衝器可以實現更好的絕對失調和增益誤差規格,系統內不同電路板或通道的性能也會更為一致。

在ADC採樣速率為適應不同訊號採集需求而變化的系統中,例如在資料擷取卡中,較低電流還有另一個好處。在沒有預充電緩衝器的情況下,輸入被動元件上的電壓降隨ADC的採樣速率而變化,因為在較高採樣速率下,ADC輸入電容常常會更頻繁地充電和放電。這同時適用於類比輸入路徑和基準輸入路徑,ADC將此電壓變化視為與採樣速率相關的失調和增益誤差。

但是,當致能預充電緩衝器時,絕對電流以及相應的絕對電壓降在開始時會小得多,因此ADC採樣速率變化引起的電壓變化也會低得多。在最終系統中,這意味著當調整取樣速率時不大需要重新校準系統失調和增益誤差,並且失調和增益誤差對ADC採樣速率的變化不那麼敏感。

成本優勢

易使用特性的主要優點之一與總成本有關。各方面的設計和性能優勢導致開發成本和運行成本有可能降低。

  • 更簡單的設計意味著設計工作量減少,完成第一個原型的時間更快,
  • 原型設計一次成功的機率更大。
  • 易驅動特性支援更低的頻寬,因而可以使用較低成本的放大器。
  • 失調和增益優勢可以減少工廠校準。
  • 性能改進可以減少現場校準或按需校準,從而減少停機時間和/或提高產量。

使用AD7768-1的實例

表2顯示了AN-1384應用筆記中的一些測量資料,此資料有助於設計人員選擇合適的放大器來驅動 AD7768-1 ADC。 表格中的例子說明,當使能預充電特性時,改善幅度相當明顯。具體來說,THD的改善是上面提到的減輕ADC加之於驅動電路的負擔的綜合效應的結果。例如,當使能預充電緩衝器時,採用 ADA4945-1 放大器的配置使THD提高4 dB。類似地, ADA4807-2 電路使THD增加18 dB。這些例子表明:高性能的放大器,當與ADI的許多最新ADC提供的易驅動特性結合時,可以實現一流的性能水準。

表2.使用不同放大器的AD7768-1性能
放大器 預充電緩衝器 SNR (dB) THD (dB) SINAD (dB)
ADA4940-1 禁用 105.4 –114.5 105.0
ADA4940-1 致能 105.2 –120.4 105.1
ADA4807-2 禁用 105.1 –105.7 102.6
ADA4945-1 禁用 105.9 –116.6 105.6
ADA4896-2 禁用 106.7 –118.0 106.5
ADA4807-2 致能 104.9 –123.7 104.8
ADA4945-1 致能 106.0 –120.7 105.8
ADA4896-2 致能 105.5 –130 106.4

結論

由於轉換器的反沖和頻寬要求,設計一個驅動無緩衝ADC的電路並非易事,需要適當的方法和折衷考慮。很多時候,所需電路將決定整體系統的THD、SNR和功耗等方面的性能。

ADI 採用SAR和Σ-Δ技術的最新精密轉換器整合了一系列特性,可最大限度地減小轉換器輸入電流。這將使反沖最小,大幅減少並簡化外部電路,實現以前無法實現的規格數值。SAR和Σ-Δ技術因而更易於使用,而能使工程時間得以縮短,系統特性得到改善。

Authors

Stuart Servis

Stuart Servis

Stuart Servis is a product applications engineer at Analog Devices, where he works in the precision signal chains team within the Instrumentation and Precision Technology Group. His area of expertise is precision data acquisition signal chains, based on Σ-Δ and SAR ADCs. He received his B.Sc. in applied physics and electronics from the National University of Ireland in Galway.

Miguel-Usach

Miguel Usach Merino

Miguel Usach Merino received his degree in electronic engineering from the Universitat de Valencia. Miguel joined ADI in 2008 and works as an applications engineer in the Linear and Precision Technology Group in Valencia, Spain.