IC整合實現平面相位陣列天線設計

作者:ADI產品行銷工程師 Jeff Lane


摘要

半導體技術的進步,推動了相位陣列天線在整個產業的普及。早在幾年前,軍事應用中已經開始出現從機械轉向天線到主動電子掃描天線(AESA)的轉變,但直到最近,才在衛星通訊和5G通訊中取得快速發展。小型AESA具有多項優勢,包括能夠快速轉向、產生多種輻射模式、具備更高的可靠性;但是,在IC技術取得重大進展之前,這些天線都無法廣泛使用。平面相位陣列需要採用高度整合、低功耗、高效率的設備,以便使用者將這些元件安裝在天線陣列之後,同時將發熱保持在可接受的水準。本文將簡要描述相位陣列晶片組的發展如何推動平面相位陣列天線的實現,並採用示例輔助解釋和說明。

簡介

在過去幾年裡,我們在非常重視方向性的場合廣泛使用抛物線碟形天線來發射和接收訊號。其中許多系統表現出色,在經過多年優化之後保持了相對較低的成本。但這些機械轉向碟形天線存在一些缺點。它們體積龐大,操作緩慢,長期可靠性較差,而且只能提供一種所需的輻射模式或資料流程。

相位陣列天線採用電訊號轉向機制,具有諸多優點,例如高度低,體積小、更好的長期可靠性、快速轉向、多波束等。相位陣列天線設計的一個關鍵方面是天線元件的間隔。大部分陣列都需要大約半個波長的元件間隔,因此在更高頻率下需要更複雜的設計,由此推動IC在更高頻率下,實現更高程度的整合,更加先進的封裝解決方案。

人們對將相位陣列天線技術應用於各種應用領域產生了濃厚的興趣。但是,受限於目前可用的IC,工程師無法讓相位陣列天線成為現實。近期開發的IC晶片組成功解決了這一問題。半導體技術正朝著先進的矽IC方向發展,這讓我們可以將數位控制、記憶體和RF電晶體組合到同一個IC中。此外,氮化鎵(GaN)顯著提高了功率放大器的功率密度,以提供更小的佔位面積。

相位陣列技術

在產業朝向體積和重量更小的小型陣列轉變期間,IC產生了重大的推動作用。傳統的電路板結構基本使用小型PCB板,其上的電子元件垂直饋入天線PCB的背面。在過去的20年中,這種方法不斷改進,以持續減小電路板的尺寸,從而減小天線的深度。下一代設計從這種板結構轉向平板式方法,平板設計大大減小了天線的深度,使它們能更容易地裝入可攜式應用或機載應用當中。要實現更小的尺寸,需要每個IC足夠程度的整合,以便將它們裝入天線背面。

在平面陣列設計中,天線背面可用於IC的空間受到天線元件間距的限制。舉例來說,在高達60°的掃描角度下,要防止出現光柵波瓣,最大天線元件間隔需要達到0.54 λ。圖1顯示了最大元件間距(英寸)和頻率的關係。隨著頻率提高,元件之間的間隔變得非常小,由此佔據了天線背後元件所需的空間。

 Antenna element spacing

圖1.阻止在偏離瞄準線60°時產生光柵波瓣的天線元件間隔。

在圖2中,左圖展示了PCB頂部的金色貼片天線元件,右圖顯示了PCB底部的天線類比前端。在這些設計中,在其他層上部署變頻級和分配網路也是非常典型的。很明顯可以看出,採用更多整合IC可以大幅降低在所需空間內部署天線設計的難度。在我們將更多電子元件封裝到更小尺寸內,使得天線尺寸減小之後,我們需要採用新的半導體和封裝技術,讓解決方案變得可行。

Flat-panel array

圖2.平面陣列,圖中所示為PCB頂部的天線貼片,IC則位於天線PCB的背面。

半導體技術和封裝

圖3中顯示了作為相位陣列天線建構模組的微波和毫米波(mmW) IC組件。在波束成型部分,衰減器調整每個天線元件的功率位準,以減少天線方向圖中的柵瓣。移相器調整每個天線元件的相位以引導天線主波束,並且使用開關在發射器和接收器路徑之間切換。在前端IC部分,使用功率放大器來發射訊號,使用低雜訊放大器來接收訊號,最後,使用另一個開關在發射器和接收器之間進行切換。在過去的配置中,每個IC都作為獨立的封裝元件提供。更先進的解決方案使用整合單晶片單通道砷化鎵(GaAs) IC來實現這一功能。對於大部分陣列,在波束成型器之前都配有被動RF組合器網路、接收器/激勵器和訊號處理器,這一點圖中未顯示。

Typical RF front end

圖3.相位陣列天線的典型RF前端。

相位陣列天線技術近年來的普及離不開半導體技術發展的推動。SiGe BiCMOS、絕緣體上矽(SOI)和體CMOS中的高級節點將數位和RF電路合併到一起。這些IC可以執行陣列中的數位任務,以及控制RF訊號路徑,以實現所需的相位和幅度調整。如今,我們已經可以實現多通道波束成型IC,此類IC可在4通道配置中調整增益和相位,最多可支援32個通道,可用於毫米波設計。在一些低功耗示例中,基於矽的IC有可能為上述所有功能提供單晶片解決方案。在高功率應用中,基於氮化鎵的功率放大器顯著提高了功率密度,可以安裝到相位陣列天線的單元構件中。這些放大器傳統上一般使用基於行波管(TWT)的技術或基於相對低功耗的GaAs的IC。

在機載應用中,我們看到了平板架構日益盛行的趨勢,因為其同時具有GaN技術的功率附加效率(PAE)優勢。GaN還使大型地基雷達能夠從由TWT驅動的碟形天線轉向由固態GaN IC驅動、基於相位陣列的天線技術。我們目前能使用單晶片GaN IC,這類IC能提供超過100 W的功率,PAE超過50%。將這種效率水準與雷達應用的低工作週期相互結合,可以實現表面黏著解決方案,以散除外殼基座中產生的熱量。這些表面黏著功率放大器大幅減小了天線陣列的尺寸、重量和成本。在GaN的純功率能力以外,與現有GaAs IC解決方案相比的額外好處是尺寸減小了。舉例來說,相較於基於GaAs的放大器,X波段上6 W至8 W的基於GaN的功率放大器占位面積可減少50%或以上。在將這些電子元件裝配到相位陣列天線的單元構件中時,這種佔位面積的減小有著顯著的意義。

封裝技術的發展也大幅降低了平面天線架構的成本。高可靠性設計可能使用鍍金氣密外殼,晶片和線纜在其內部互連。這些外殼在極端環境下更堅固,但體積大,且成本高昂。多晶片模組(MCM)將多個MMIC元件和被動元件整合到成本相對較低的表面黏著中。MCM仍然允許混合使用半導體技術,以便較大化每個元件的性能,同時大幅節省空間。例如,前端IC中可能包含PA、LNA和T/R開關。封裝基座中的熱通孔或固體銅廢料被用於散熱。為了節省成本,許多商業、軍事和航空航太應用都開始使用成本更低的表面黏著選項。

相位陣列波束成型IC

整合式類比波束成型IC一般被稱為核心晶片,目的在為包括雷達、衛星通訊和5G通訊在內的廣泛應用提供支援。這些晶片的主要功能是準確設定每個通道的相對增益和相位,以在天線主波束所需的方向增加訊號。該波束成型IC專為模擬相位陣列應用或混合陣列架構而開發,混合陣列架構將一些數位波束成型技術與類比波束成型技術結合起來。

ADAR1000 X-/Ku波段波束成型IC是一款4通道元件,覆蓋頻段為8 GHz至16 GHz,採用時分雙工(TDD)模式,其發射器和接收器整合在一個IC當中。在接收模式下,輸入訊號通過四個接收通道並組合在通用RF_IO接腳中。在發射模式下,RF_IO輸入訊號被分解並通過四個發射通道。功能框圖如圖4所示。

ADAR1000 functional block diagram

圖4.ADAR1000功能框圖。

簡單的4線式序列埠介面(SPI)可以控制所有晶片內寄存器。兩個位址接腳可對同一串列線纜上的最多四個元件進行SPI控制。專用發射和接收接腳可同步同一陣列中的所有核心晶片,且單接腳可控制發射和接收模式之間的快速切換。這款4通道IC採用7 mm×7 mm QFN表面黏著封裝,可輕鬆整合到平板陣列當中。高度整合,再加上小型封裝,可以解決通道數量較多的相位陣列架構中一些尺寸、重量和功率挑戰。此元件在發射模式下功耗僅為240 mW/通道,在接收模式下功耗僅為160 mW/通道。

發射和接收通道直接可用,在外部設計上可以與前端IC配合使用。圖5顯示了元件的增益和相點陣圖。具有全360°相位覆蓋,可以實現小於2.8°的相位步長和優於30 dB的增益調整。ADAR1000整合晶片上記憶體,可儲存多達121個波束狀態,其中一個狀態包含整個IC的所有相位和增益設定。發射器提供大約19 dB的增益和15 dBm的飽和功率,其中接收增益約為14 dB。另一個關鍵指標是增益設定內的相位變化,在20 dB範圍內約為3°。同樣,在整個360°相位覆蓋範圍內,相位的增益變化約為0.25 dB,緩解了校準難題。

ADAR1000 transmit

圖5.ADAR1000發射增益/回波損耗和相位/增益控制,其中頻率 = 11.5 GHz。

前端ICADTR1107是ADAR1000波束成型晶片的補充。ADTR1107是一款精巧型的6 GHz至18 GHz前端IC,包含整合式功率放大器、低雜訊放大器(LNA),以及一個反射性的單刀雙擲(SPDT)切換。功能框圖如圖6所示。

ADTR1107 functional block diagram

圖6.ADTR1107功能框圖。

這款前端IC在發射狀態下提供25 dBm飽和輸出功率(PSAT)和22 dB小訊號增益,在接收狀態下提供18 dB小訊號增益和2.5 dB雜訊係數(包括T/R開關)。該元件配有雙向耦合器,用於檢測功率。輸入/輸出(I/O)內部匹配至50 Ω。ADTR1107採用5 mm × 5 mm、24接腳基板柵格陣列(LGA)封裝。ADTR1107的發射和接收增益及回波損耗如圖7所示。

ADTR1107 transmit

圖7.ADTR1107的發射增益/回波損耗和接收增益/回波損耗。

ADTR1107專用於和ADAR1000輕鬆整合。介面原理圖見圖8。四個ADTR1107 IC由一個ADAR1000核心晶片驅動。出於簡單考慮,圖上只顯示其中一個ADTR1107 IC的連接。

Interfacing the ADTR1107 frond-end IC

圖8.將ADTR1107前端IC與ADAR1000 X波段和Ku波段波束成型器連接。

ADAR1000提供所需的所有閘級偏置和控制訊號,使其與前端IC無縫連接。雖然ADTR1107 LNA閘級電壓自偏置,我們也可以從ADAR1000控制電壓。ADTR1107功率放大器的閘級電壓也由ADAR1000提供。由於1個ADAR1000驅動4個ADTR1107,所以偏置功率放大器電壓需要4個獨立的負極閘級電壓。每個電壓都由一個8位元數位類比轉換器(DAC)設定。此電壓可由ADAR1000 TR輸入或串列外設介面寫入置位。置位ADAR1000 TR接腳會在接收和發射模式之間切換ADAR1000的極性。TR_SW_POS接腳可以驅動多達4個開關的閘級,且可用於控制ADTR1107 SPDT開關。

ADTR1107 CPLR_OUT耦合器輸出可以與4個ADAR1000 RF檢波器輸入(圖4中的DET1至DET4)中的一個回連,以測量發射輸出功率。這些基於二極體的RF檢波器的輸入範圍為−20 dBm至+10 dBm。ADTR1107定向耦合器的耦合係數從6 GHz時的28 dB到18 GHz時的18 dB。

可以透過ADAR1000驅動的閘級電壓實現ADTR1107脈衝,同時保持漏極恆定。相較於透過漏極脈衝,這種方法更優化,因為這會用到高功率MOSFET開關和閘級驅動器元件與閘級開關,後者採用低電流。還應注意,在發射模式下ADAR1000提供足夠功率會令ADTR1107飽和,在天線短路時ADTR1107可以承受總反射功率。

在發射和接收模式下,ADTR1107和ADAR1000在8 GHz至16 GHz頻率範圍內的組合性能如圖9所示。在發射模式下,它們提供約40 dB增益和26 dBm飽和功率,在接收模式下,則提供約2.9 dB雜訊係數和25 dB增益。

Transmit and receive performance

圖9.與ADAR1000(單通道)耦合的ADTR1107的發射和接收性能。

圖10所示為4個ADAR1000晶片驅動16個ADTR1107晶片。簡單的四線式SPI控制所有晶片內暫存器。兩個位址接腳可對同一串列線纜上的最多四個ADAR1000晶片進行SPI控制。專用發射和接收負載接腳也可同步同一陣列中的所有核心晶片,且單接腳可控制發射和接收模式之間的快速切換。

Four ADAR1000 chips

圖10.4個ADAR1000晶片驅動16個ADTR1107晶片。

 Learn more about ADI's phased array

圖11.請瀏覽 analog.com/phasedarray,瞭解有關ADI相位陣列產品的更多資訊。

收發器晶片組和其他配套產品

高度整合的射頻收發器晶片可以提升天線層面的整合。 ADRV9009就是這類晶片一個良好實例。它提供雙發射器和接收器、整合式頻率合成器和數位訊號處理功能。該元件採用先進的直接轉換接收器,具有高動態範圍、寬頻寬、錯誤校準和數位濾波功能。並整合了多種協助工具,比如類比數位轉換器(ADC)和數位類比轉換器(DAC),以及用於功率放大器的通用輸入/輸出以及RF前端控制。高性能鎖相迴路可同時針對發射器和接收器訊號路徑提供小數N分頻RF頻率合成。同時提供極低功耗和全面的關斷模式,以在不使用時進一步省電。ADRV9009採用12 mm × 12 mm、196接腳晶片級球閘陣列封裝。

ADI為相位陣列天線設計提供從天線到位元的整個訊號鏈,且針對此應用優化IC,以協助客戶加速上市時間。IC技術的進步促使天線技術發生轉變,推動了多項產業的變革。

瀏覽 analog.com/phasedarray,瞭解有關ADI相位陣列產品的更多資訊。