使用新型MEMS開關加快測試能力並提升系統生產力

作者:ADI 產品行銷經理Richard Houlihan, 產品應用工程師Naveen Dhull , 和 IC設計工程師Padraig Fitzgerald


摘要

先進的數位文書處理器IC要求透過單獨的DC參數和高速數位自動測試設備(ATE)測試,以達到質量保證要求,帶來很大的成本和組織管理挑戰。本文介紹 ADGM1001 SPDT MEMS開關如何助力一次性通過單插入測試,以協助進行DC參數測試和高速數位測試,從而降低測試成本,簡化數位/RF單晶片系統(SoC)的測試流程。

Figure 1. Operator mounting load board on tester for testing digital SoC.
圖1.操作員將負載板安裝到測試儀上,以測試數位SoC。

ATE挑戰

半導體市場正不斷發展,為5G數據機IC、影像處理IC和中央處理IC等先進的處理器提供速度更快、密度更高的晶片間通訊。在如此複雜性不斷提高、需要更高輸送量的形勢下,保證品質成為如今的ATE設計人員面臨的終極挑戰。一個關鍵方面是:發射器(Tx)/接收器(Rx)通道數量不斷增加,需要進行高速數位和DC參數測試。這些挑戰導致半導體測試越來越複雜,如果不加以解決,會導致測試時間更長、負載板更複雜和測試輸送量下降。而在現代ATE環境中,會導致營運成本(OPEX)增加,產出降低。

要解決這些ATE挑戰,需要使用能在DC頻率和高頻率下運行的開關。ADGM1001能傳輸真正的0 Hz DC訊號,以及高達64 Gbps的高速訊號。這讓我們得以建構高效的單一測試平台(一次插入),可配置為測試DC參數標準和高速數位通訊標準,例如PCIe Gen 4/5/6、PAM4和USB 4。

Figure 2. ADGM1001 eye diagram at 32 Gbps (RF1 to RFC with reference trace, pattern used PRBS 215-1).
圖2.ADGM1001眼圖,32 Gbps(RF1至RFC,包含參考波形,使用的偽隨機測試碼PRBS 215-1)。

如何測試HSIO接腳?

在高量能生產環境中測試高速輸入輸出(HSIO)介面是一大挑戰。驗證HSIO介面的一種常見方法是採用高速環迴測試結構。這會將高速測試路徑和DC測試路徑整合在同一個配置中。

要執行高速環迴測試,通常從發射器高速發射一個偽隨機位序列(PRBS),在負載板或測試板上環迴之後由接收器接收,如圖3(左側)所示。在接收端,對序列進行分析,以計算誤碼率(BER)。

DC參數測試(例如連續性和洩漏測試)在I/O接腳上進行,以確保元件功能正常。要執行這些測試,需要將接腳直接連接到DC儀器上,用該儀器施加電流並測量電壓,以測試故障。

要在DUT I/O上執行高速環迴測試和DC參數測試,可以使用多種方法來測試數位SoC;例如,使用MEMS開關或繼電器,或使用兩種不同類型的負載板,一種用於執行高速測試,另一種用於執行DC測試,這需要兩次插入。

使用繼電器執行高速測試和DC參數測試變得很有挑戰性,因為大多數繼電器的工作頻率不超過8 GHz,因此使用者必須在訊號速度和測試範圍方面做出讓步。此外,繼電器體積大,會佔用很大的PCB面積,這會影響解決方案的尺寸。繼電器的可靠性一直備受關注,它們通常只能支援一千萬個開關週期,這限制了系統的正常執行時間和負載板的壽命。

圖3顯示用於執行高速環迴測試和DC參數測試的兩種插入測試方法。圖3中,左側顯示高速數位環迴測試設定,其中DUT的發射器通過耦合電容接至接收器。圖3右側顯示DC參數測試設定,其中DUT接腳直接連接至ATE測試儀進行參數測試。到目前為止,元件限制使其無法在同一個負載板上同時提供高速環迴功能和DC測試功能。

Figure 3. Illustration of a two insertion test methodology.
圖3.兩種插入測試方法的示意圖。

與兩次插入測試相關的挑戰

  • 管理兩套硬體:用戶必須維護和管理進行DC和環迴測試所需的兩套負載板。使得成本大幅增加,尤其是在測試大量元件時。
  • 延長測試時間,增加測試成本:兩次插入測試表示每個DUT必須測試兩次,因此每次測試的索引時間將增加一倍,最終會增加測試成本,並明顯影響測試輸送量。
  • 測試時間優化:使用兩套硬體時,測試時間無法優化。如果一個元件導致第二次插入失敗,成本會進一步增加。第一次插入則會浪費測試儀時間。
  • 更易出現操作錯誤:由於每個DUT都要測試兩次,出現操作錯誤的幾率也會翻倍。
  • 解決方案設定× 2:兩種測試插入方法涉及兩組硬體,使得硬體設定時間翻倍。
  • 組織管理成本:兩次插入測試,表示需要移動更多元件。需要在兩個測試儀之間,甚至兩個測試室之間移動元件,帶來了規劃和組織管理挑戰。

ADI的DC至34 GHz開關技術如何利用切換密度解決兩次插入問題

ADI的34 GHz MEMS開關技術採用小巧的5 mm × 4 mm × 0.9 mm LGA封裝,提供高速數位測試功能和DC測試功能,如圖4所示。要執行高速數位測試,來自發射器的高速訊號經由開關,路由傳輸回到接收器,在解碼之後,進行BER分析。要執行DC參數測試,該開關將接腳連接到DC ATE測試儀進行參數測試,例如連續性和洩漏測試,以確保元件功能正常。在執行DC參數測試期間,MEMS開關並提供與ATE進行高頻通訊的選項,可以滿足某些應用的需求。

Figure 4. ADGM1001 enabling both high speed digital and DC testing (highlighting P channel only).
圖4.ADGM1001支援高速數位測試和DC測試(只突顯出P通道)。

圖5顯示高速數位測試解決方案,分別使用繼電器和使用ADGM1001 MEMS開關進行比較。使用MEMS開關時,解決方案的尺寸比使用繼電器時縮減近50%,這是因為ADGM1001採用5 × 4 × 0.9 mm LGA封裝,比典型的繼電器小20倍。PCIe Gen 4/5、PAM4、USB 4和SerDes等高頻標準驅動多個發射器和接收器通道,這些通道需要緊密排布在PCB上,但不能增加佈局複雜性,以消除通道與通道之間的差異。為了滿足這些不斷發展的高頻標準要求,MEMS開關在負載板設計中提供緻密和增強功能以執行數位SoC測試。

Figure 5. Comparing the loopback solution provided by relays vs. the ADGM1001.
圖5.分別使用繼電器和ADGM1001的環迴解決方案比較。

繼電器尺寸通常很大,只能提供有限的高頻性能。其利用增強緻密來支援更高的頻率標準,例如PCIe Gen 4/5、PAM4、USB 4和SerDes。大多數繼電器的工作頻率不超過8 GHz,在高頻率下具有很高的插入損耗,會影響訊號的完整性並限制測試覆蓋範圍。

ADGM1001簡介

ADGM1001 SPDT MEMS開關在DC至34 GHz頻率範圍內提供卓越的性能。該技術具有超低寄生效應和寬頻寬,開關對高達64 Gbps訊號的影響很小,並且通道偏斜、抖動和傳播延遲都比較低,可實現高保真資料傳輸。其在34 GHz時提供1.5 dB的低插入損耗和3 Ω低RON。提供69 dBm的良好線性度,可以處理高達33 dBm的RF功率。採用5 mm × 4 mm × 0.95 mm小型塑膠SMD封裝,提供3.3 V電源和簡單的低壓控制介面。所有這些特性使ADGM1001非常適合ATE應用,支援透過單次測試插入實現高速數位測試和DC參數測試,如圖4所示。

Figure 6. ADGM1001 RF performance.
圖6.ADGM1001 RF性能。
Figure 7. Package type: 5 mm × 4 mm × 0.9 mm, 24-lead LGA package.
圖7.封裝類型:5 mm × 4 mm × 0.9 mm 24接腳LGA封裝。

ADGM1001易於使用,為接腳23提供3.3 V VDD即可運行。但是,VDD可以使用3.0 V至3.6 V電壓。開關可以透過邏輯控制介面(接腳1至接腳4)或透過SPI介面進行控制。實現元件功能所需的所有被動元件都整合在封裝內,易於使用並且節省板空間。圖8所示為ADGM1001的功能框圖。

Figure 8. ADGM1001 functional block diagram.
圖8.ADGM1001功能框圖。

使用ADGM1001實現單次插入測試的優勢

  • 卓越的高速和DC性能:實現從DC到34 GHz的寬頻寬是現今業界面臨的挑戰。ADGM1001的插入損耗、線性度、RF功率處理和RON等關鍵參數在DC到34 GHz範圍內都具有卓越的性能。
  • 降低營運成本:
  • 減少硬體數量:單次插入測試只需使用一套測試硬體;因此,使用者無需投資購買兩套硬體和測試設備,可以大幅降低營運成本。
  • 測試儀的執行時間:相較於繼電器,ADGM1001支援1億個迴圈週期,提供卓越的可靠性,可延長測試儀的執行時間,最終降低營運成本。
  • 提高測試輸送量:ADGM1001允許使用單次插入測試,將索引時間減少一半,這會大幅縮短測試時間,提供更高的測試輸送量和資產利用率。
  • 密集解決方案,因應未來:ADGM1001提供更高的緻密度和增強功能。MEMS開關技術提供可靠的路線圖,適用於DC至高頻運行開關,且與不斷發展的技術完全保持一致。
  • 降低組織管理成本:使用單次插入方法時,需要移動的元件數量更少,可以降低組織管理成本和規劃難度。
  • 減少組件移動:使用單次插入測試方法時,DUT只需一次插入進行測試,減少了元件移動,最終可降低發生操作錯誤的機率。

結論

ADGM1001正在推動DC至34 GHz開關技術的發展,使得組合使用高速數位和DC參數解決方案進行SoC測試成為可能。其有助於縮短測試時間,改善電路板設計佈局(實現更高的DUT數量和輸送量),並延長執行時間(提高可靠性)。

ADGM1001是ADI MEMS開關系列的新產品,繼續推動滿足高速SoC測試需求。ADI的MEMS開關技術擁有可靠的發展路線並支援DC至高頻開關功能,可滿足未來技術需求。歡迎持續關注ADI MEMS開關技術的未來更新。