TIGERSHARC 处理器架构特性


不折不扣的灵活性—TigerSHARC®处理器提供划时代的系统性能,同时保持软件和硬件开发的最佳灵活性。

TigerSHARC处理器平衡的架构利用RISC、VLIW和DSP的特性提供灵活、“完全软件化”的扩容方式,同时降低成本和物料清单。

适应不断发展的信号处理需求
TigerSHARC具有以单芯片处理1/8/16/32位定点和浮点数据类型的独特能力,让原始设备制造商可以适应不断发展的电信标准,突破依赖ASIC、FPGA和ASSP的传统硬件方法的限制。

TigerSHARC为通信基础设施和多处理应用提供性能最高的DSP,允许无线基础设施制造商不断升级设计方案以满足目标系统的要求,同时部署高度优化的高效率节点B(Node B)解决方案,实现整体成本的大幅下降。

多处理器,通用处理
TigerSHARC处理器的平衡架构可优化系统、成本、功耗和密度。 单个TigerSHARC处理器支持大容量片内存储器、零开销DMA引擎、高I/O吞吐速率和集成式多处理特性,具有足够高的集成度,可用作多处理系统的完整节点。

仅利用TigerSHARC便可以组成多处理器网络,无需任何昂贵且耗电的外部存储器或逻辑组件。

并行设计和高吞吐速率

  • 每周期最高4个32位指令
  • 大容量片内存储器,非常适合内部执行高达64,000点的FFT
  • 内部和外部带宽的高吞吐速率可提供持续高计算速率

TigerSHARC处理器系列

  • ADSP-TS201S 集成24 Mbit片内存储器,工作频率为600 MHz,每秒可执行48亿次MAC运算
  • ADSP-TS202S 集成12 Mbit片内存储器,工作频率为500 MHz
  • ADSP-TS203S 集成4 Mbit片内存储器,工作频率为500 MHz
dataGraph

wht-box-text

沪ICP备09046653号
提供意见反馈 X
content here.
content here.

提供意见反馈

关闭