时钟和定时IC

ADI提供了新颖的时钟和时序解决方案,可用于改善系统性能,实现新的架构,并且降低研发和制造成本。该产品具有低抖动和低相位噪声的特点,可用于时钟清除、同步、生成、延迟和分配。

EngineerZone Support Community: Latest Clock and Timing Discussions

EngineerZone Support Community: Latest Clock and Timing Discussions

技术资料

快讯名称 内容类型 文件类型
AN-0983: 零延迟时钟定时技术简介  (pdf, 162 kB) 应用笔记 PDF
AN-0983: Introduction to Zero-Delay Clock Timing Techniques  (pdf, 162 kB) 应用笔记 PDF
AN-0982: The Residual Phase Noise Measurement  (pdf, 710 kB) 应用笔记 PDF
AN-756: 系统采样以及时钟相位噪声和抖动的影响[中文版]  (pdf, 808 kB) 应用笔记 PDF
AN-756: Sampled Systems and the Effects of Clock Phase Noise and Jitter  (pdf, 291 kB) 应用笔记 PDF
AN-741: 鲜为人知的相位噪声特性  (pdf, 359 kB) 应用笔记 PDF
AN-501: 孔径不确定度与ADC系统性能[中文版]  (pdf, 227 kB)
在中频采样中的一个关键问题是孔径不确定度(抖动)
应用笔记 PDF
AN-501: Aperture Uncertainty and ADC System Performance  (pdf, 227 kB)
A Key Concern in IF Sampling is that of Aperture Uncertainty (Jitter)
应用笔记 PDF
在您的下一个设计中使用实验室电路
观看两个工程师如何使用ADI的实验室电路解决他们的设计难题。从测试数据到硬件评估、项目整合,轻松节省时间并降低电路设计中的风险。
Videos HTML
如何查看数据手册
What is in a datasheet, and how can the information it contains help you select the right part for your design? This wide-ranging and informative webcast will take you through a typical datasheet and explain the full meaning behind many often misunderstood specs.
在线研讨会 WEBCAST
ADI中国大学创新设计竞赛(2008年度)在线研讨会介绍
ADI中国大学创新设计竞赛是面向在校大学生的科技型竞赛活动,旨在培养大学生的创新能力、协作精神;提高大学生工程实践素质,提高学生针对实际问题进行设计制作的能力,对应用系统的理解和设计能力,理论结合实际,全面发展。竞赛围绕“创新”这一主题,紧扣当今社会电子产业的最新领域和发展方向,采取开放性命题原则,留给参赛者极大的设计空间。2008年度的中国大学创新设计竞赛目前全部88支参赛队已经收到了样片及开发板,并进入了实际设计阶段。
在线研讨会 WEBCAST
UG-311: Reliability Handbook  (pdf, 3248 kB) 用户指导 PDF
ADI推出提供低抖动的时钟缓冲器和分频器 (21 二月 2013) 新闻发布 HTML
Can I exceed the parameters specified in the absolute maximum ratings table? 常见问题解答 HTML
What is latch-up and how can I prevent it? 常见问题解答 HTML
ADIsimCLK™设计与评估软件
ADIsimCLK is the design tool developed specifically for Analog Devices' range of ultra-low jitter clock distribution and clock generation products. Whether your application is in wireless infrastructure, instrumentation, networking, broadband, ATE or other areas demanding predictable clock performance, ADIsimCLK will enable you to rapidly develop, evaluate and optimize your design.
ADIsim Design/Simulation Tools HTML
ADIsimDDS™
这款工具的作用是帮助用户选择和评估ADI公司的直接数字频率合成器(DDS) IC。它允许用户选择器件,输入要求的工作条件,以及评估器件的一般性能。
ADIsim Design/Simulation Tools HTML
AD9523/AD9523-1 IBIS Model IBIS 模型 HTML
AD9522-x IBIS Models IBIS 模型 HTML
AD9520-x IBIS Models IBIS 模型 HTML
ADCLK950 Evaluation Tools Documentation HTML
ADCLK854 Evaluation Tools Documentation HTML
ADCLK9xx评估板/工具 Documentation HTML
AD9551 评估工具 评估板和开发工具 HTML
ADCLK946评估工具 评估板和开发工具 HTML
ADCLK846评估工具 评估板和开发工具 HTML
ADCLK914评估工具 评估板和开发工具 HTML
术语表 专业词汇表 HTML
ADIsimCLK™设计与评估软件
ADIsimCLK is the design tool developed specifically for Analog Devices' range of ultra-low jitter clock distribution and clock generation products. Whether your application is in wireless infrastructure, instrumentation, networking, broadband, ATE or other areas demanding predictable clock performance, ADIsimCLK will enable you to rapidly develop, evaluate and optimize your design.
Software and Tools HTML
查看全部技术资料及资源
沪ICP备09046653号
提供意见反馈 X
content here.
content here.

提供意见反馈

关闭