本号の内容

ゲイン・ブロック・アンプ・ファミリー >>

直線性の高いランプを生成するフラクショナルN PLL >>

低消費電力の18GHzプリスケーラ・ファミリー >>

ワイヤレス・ネットワーク・インフラストラクチャ向けの高集積RF IC >>

RF設計に対応する高直線性ミキサー >>

クラス最高の精度のRMSパワー・ディテクタ >>

RF周波数クロック・バッファの広範な製品群 >>

ISMバンド・トランスミッタとトランシーバ >>

アナログ・デバイセズ・ソリューション・ブリテン2010年 No.5

RF IC

RF周波数クロック・バッファの広範な製品群

現在および次世代のワイヤレス通信インフラストラクチャは、高集積度、柔軟性、性能、小型サイズ、高周波数、低価格の条件をすべて満たすと同時に、エネルギー効率の向上によって近年のグリーン・イニシアティブに応えなければなりません。クロック・メーカーがこれらの条件に同時にすべて対応しようとすると、大変なことになります。

ADCLK9xxシリーズは、アナログ・デバイセズ独自の相補型バイポーラ(XFCB-3)シリコン・ゲルマニウム(SiGe)プロセスで製造した超高速のクロック/データ・バッファ製品です。最大で12の入力クロック分配と最大7.5GHzのトグル・レートを実現し、高い柔軟性が得られる広範なファンアウト能力を提供することで、上記の過酷な条件に対応します。サイン波、LVPECL、LVDS、CML、CMOS入力などさまざまな入力タイプが可能で、50 ~ 75fs RMSまでのワイドバンドRMSジッタをもつECL/LVPECL 出力を提供します。小型の3mm×3mm、16ピンLFCSPから最大のファンアウト能力を提供する6mm×6mm、40ピンLFCSPまでのパッケージを採用しています。

ADCLK905/ADCLK907/ADCLK925は、最大7.5GHzの動作周波数で60fs RMSのジッタと最大2分配できる入力クロックを提供し、-40 ~+125℃の拡張温度範囲で特性評価が行われています。ADCLK944は、最大7GHzの周波数に対して50fs RMSのジッタで4つのECL 出力を提供します。ADCLK946/ADCLK948/ADCLK950/ADCLK954は、1つまたは2つの入力を6 ~ 12に分配すると同時に、75fs RMSという低ジッタと9ps(typ)という低出力スキューを実現します。ADCLK914は、最大7.5GHzで動作する高電圧差動信号(HVDS)を特長とし、アナログ・デバイセズの最新の高速D/Aコンバータ(DAC)の駆動に適した110fs RMSのワイドバンドRMSジッタ性能を提供します。

LVDSまたはCMOSを必要とするクロック分配のためには、低ジッタと低消費電力動作用に最適化された1.2GHz/250MHzのLVDS/CMOSファンアウト・バッファ、ADCLK8xxシリーズもあります。6 ~ 12のLVDS出力と最大24のCMOS出力を提供します。CMOS出力では100fsから、LVDS出力では150fsからの低い相加性RMSワイドバンド・ジッタを実現します。ADCLK8xxシリーズのクロック・ファンアウト・バッファは、チャンネル当たり16mW未満という低消費電力です(100MHz 動作時)。

これらの製品は、高周波数においてクラス最高のジッタ性能と柔軟なファンアウト能力を実現することによって、さまざまなワイヤレス/RFインフラストラクチャ・アプリケーションの広範なクロック条件に対応します。詳細については、www.analog.com/jp/clock-and-timingをご覧ください。クロックとタイミングの設計については、使いやすい設計/シミュレーション・ツールADIsimCLKを利用することで短期間の製品化が可能になります。このツールは、www.analog.com/jp/ADIsimCLKから無料でダウンロードできます。

製品番号 入力/出力 ロジック トグル・レート RMSジッタ
(ps)
代表的な出力間
スキュー(ps)
分周機能
入力 出力
AD9512/
AD9513/
AD9514/
AD9515
1または2 対
2*/3*/5*
差動 LVDS/
CMOS
800 MHz LVDS/
250 MHz CMOS
0.3 該当せず あり
(32ビット)
ADCLK905/
ADCLK907
1対1、
デュアル1対1
差動または
シングルエンド
LVPECL 7.5 GHz 0.06 該当せず なし
ADCLK925 1対2 差動または
シングルエンド
LVPECL 7.5 GHz 0.06 9 なし
ADCLK944 1対4 差動 LVPECL 7 GHz 0.05 9 なし
ADCLK946/
ADCLK948/
ADCLK950/
ADCLK954
1または2 対
6/8/10/12
LVPECL/CML/
CMOS/LVDS
LVPECL 4.8 GHz 0.075 9 なし
ADCLK914 1対1 LVPECL/CML/
CMOS/LVTTL/
LVDS
HVDS 7.5 GHz 0.11 該当せず なし
ADCLK846/
ADCLK854
1または2 対6*/8* LVPECL/LVDS/
HSTL/CML/CMOS
LVDS/
CMOS
1.2 GHz LVDS/
250 MHz CMOS
0.1 65 なし

*一部の差動チャンネルをシングルエンドのCMOS出力に設定することで、出力チャンネルの合計数を増やすことができます。

基地局向けのコンバータ・クロッキング

AD9548 ADCLK954

1PPSのGPSを基準とするクロック・アプリケーション

 <<

 >>

 ^
データシート、サンプル、
その他のリソースは、
www.analog.com/
V10RFICs-JP
をご覧ください。

www.analog.com/V10RFICs-JP

Make a Difference Analog Devices