Тактовый сигнал и синхронизация

Высококачественные компоненты формирования тактовых сигналов и синхронизации критически важны для задач синхронизации при пакетной передаче данных, а также генерации и распределения тактовых сигналов, управляющих системными блоками в проводных и беспроводных сетях. Компания Analog Devices предлагает линейку продуктов, которые обеспечивают малое дрожание фазы и обладают интегрированными функциональными возможностями, повышающими общую производительность системы.

Компоненты для формирования тактовых сигналов и синхронизации компании Analog Devices позволяют создавать новые архитектуры, сократить затраты на разработку и производство, а также сократить время проектирования. Продукты этой линейки обладают низкими уровнями дрожания фазы и фазового шума, и могут применяться для задач синхронизации, генерации, повышения качества, задержки и распределения тактовых сигналов. Тактирование быстродействующих аналого-цифровых и цифро-аналоговых преобразователей является важной задачей в беспроводных сетях. Компания Analog Devices является мировым лидером в области преобразователей данных, и наши решения для синхронизации разрабатываются там же, где и наши быстродействующие преобразователи. Подобная оптимизация среды проектирования и испытаний гарантирует наилучшие показатели тактовых сигналов, поскольку никто не знает больше о тактировании преобразователей данных, чем Analog Devices.

Аналогичным образом, опыт компании Analog Devices в области синхронизации лег в основу линейки компонентов для формирования/распределения тактовых сигналов беспроводных сетей, которые обладают такими же высокими показателями дрожания фазы. Кроме того в них реализованы передовые достижения в области полностью цифровых схем ФАПЧ и схем удержания тактовой частоты/переключения между источниками опорной частоты, необходимых в проводных сетях передачи данных. Помимо непосредственно самих компонентов компания Analog Devices также предоставляет пользователям техническую документацию, инструменты проектирования и моделирования, обучающие материалы и техническую поддержку. Разработчики могут найти информацию о функциях формирования и распределения тактовых сигналов, а также важных показателях качества в руководстве по проектированию с использованием ЦАП, синтезаторов DDS, синтезаторов с ФАПЧ и схем распределения тактовых сигналов, (pdf., на англ. яз., 7.50 МБ). Для оценки фазового шума и дрожания фазы компонентов компании Analog Devices может быть использован инструмент проектирования и моделирования ADIsimCLK™. .

Clock and Timing

ИМС синхронизации, формирования и распределения тактовых сигналов для сетей проводной связи

EngineerZone Support Community: Latest Clock and Timing Discussions

Документация и ресурсы

Наименование Тип контента Тип файлов
AN-0983: Introduction to Zero-Delay Clock Timing Techniques  (pdf, 162 kB) Статьи по применению PDF
AN-0982: Измерение остаточного фазового шума  (pdf, 710 kB) Статьи по применению PDF
AN-0982: The Residual Phase Noise Measurement  (pdf, 710 kB) Статьи по применению PDF
AN-756: Дискретные системы и влияние фазового шума и дрожания фазы тактового сигнала  (pdf, 291 kB) Статьи по применению PDF
AN-756: Sampled Systems and the Effects of Clock Phase Noise and Jitter  (pdf, 291 kB) Статьи по применению PDF
AN-501: Влияние неопределенности апертуры на показатели систем с АЦП  (pdf, 227 kB)
A Key Concern in IF Sampling is that of Aperture Uncertainty (Jitter)
Статьи по применению PDF
AN-501: Aperture Uncertainty and ADC System Performance  (pdf, 227 kB)
A Key Concern in IF Sampling is that of Aperture Uncertainty (Jitter)
Статьи по применению PDF
Use Circuits from the Lab™ in Your Next Design
Watch how two engineers were able to use Analog Devices Circuits from the Lab to help solve their design challenge. From test data to HW evaluation, to project integration, we make it easy to save time while lowering the risk in your circuit design.
Videos HTML
How to Read a Datasheet
What is in a datasheet, and how can the information it contains help you select the right part for your design? This wide-ranging and informative webcast will take you through a typical datasheet and explain the full meaning behind many often misunderstood specs.
Webcasts WEBCAST
Network Clock: How To Achieve Maximum System Up Time
In this in-depth Webcast, our clock expert will explore the technical implications of this very real system scenario, and discuss the incorporation of seamless reference switchover and holdover technology that maintains a stable, low-jitter, system clock during periods of switchover, and complete reference loss, conditions.
Webcasts WEBCAST
UG-311: Reliability Handbook  (pdf, 3248 kB) Руководства пользователей PDF
Буфер/делитель тактового сигнала до 1.65 ГГц с многоканальным выходом обеспечивает малое дрожание фазы, оптимизируя шумовые показатели преобразователей с крайне высоким быстродействием (28 фев 2013) Пресс-релизы HTML
Can I exceed the parameters specified in the absolute maximum ratings table? FAQs/RAQs HTML
What is latch-up and how can I prevent it? FAQs/RAQs HTML
ADIsimCLK Design and Evaluation Software
ADIsimCLK is the design tool developed specifically for Analog Devices' range of ultra-low jitter clock distribution and clock generation products. Whether your application is in wireless infrastructure, instrumentation, networking, broadband, ATE or other areas demanding predictable clock performance, ADIsimCLK will enable you to rapidly develop, evaluate and optimize your design.
ADIsim Design/Simulation Tools HTML
ADIsimDDS™
The purpose of this tool is to assist a user in selecting and evaluating Analog Devices, Direct Digital Synthesis (DDS) IC's. It allows a user to select a device, enter the desired operating conditions and evaluate it's general performance.
ADIsim Design/Simulation Tools HTML
AD9523/AD9523-1 IBIS Model Модели IBIS HTML
AD9522-x IBIS Models Модели IBIS HTML
AD9520-x IBIS Models Модели IBIS HTML
ADCLK950 Evaluation Tools Documentation HTML
AD9551 Evaluation Tools Documentation HTML
ADCLK946 Evaluation Tools Documentation HTML
ADCLK854 Evaluation Tools Documentation HTML
ADCLK846 Evaluation Tools Documentation HTML
ADCLK914 Evaluation Tools Documentation HTML
ADCLK9xx Evaluation Boards/Tools Documentation HTML
Словарь терминов Глоссарий HTML
ADIsimCLK Design and Evaluation Software
ADIsimCLK is the design tool developed specifically for Analog Devices' range of ultra-low jitter clock distribution and clock generation products. Whether your application is in wireless infrastructure, instrumentation, networking, broadband, ATE or other areas demanding predictable clock performance, ADIsimCLK will enable you to rapidly develop, evaluate and optimize your design.
Software and Tools HTML
Вся документация и ресурсы
沪ICP备09046653号
Send Feedback X
content here.
content here.

Send Feedback

Закрыть