Добавить в Мастер Структурных Схем

AD9524:  6 Output, Dual Loop Clock Generator

Информация о продукте

Статус продукта:Рекомендовано для новых разработок

The AD9524 provides a low power, multi-output, clock distribution function with low jitter performance, along with an on-chip PLL and VCO. The on-chip VCO tunes from 3.6 GHz to 4.0 GHz.

The AD9524 is defined to support the clock requirements for long term evolution (LTE) and multicarrier GSM base station designs. It relies on an external VCXO to provide the reference jitter cleanup to achieve the restrictive low phase noise require-ments necessary for acceptable data converter SNR performance.

The input receivers, oscillator, and zero delay receiver provide both single-ended and differential operation. When connected to a recovered system reference clock and a VCXO, the device generates six low noise outputs with a range of 1 MHz to 1 GHz, and one dedicated buffered output from the input PLL (PLL1). The frequency and phase of one clock output relative to another clock output can be varied by means of a divider phase select function that serves as a jitter-free coarse timing adjustment in increments that are equal to one-half the period of the signal coming out of the VCO.

An in-package EEPROM can be programmed through the serial interface to store user-defined register settings for power-up and chip reset.

Applications

  • LTE and multicarrier GSM base stations
  • Wireless and broadband infrastructure
  • Medical instrumentation
  • Clocking high speed ADCs, DACs, DDSs, DDCs, DUCs, MxFEs
  • Low jitter, low phase noise clock distribution
  • Clock generation and translation for SONET, 10Ge, 10G FC, and other 10 Gbps protocols
  • Forward error correction (G.710)
  • High performance wireless transceivers
  • ATE and high performance instrumentation

ОСОБЕННОСТИ И ПРЕИМУЩЕСТВА

  • Output frequency:
    <1 MHz to 1 GHz
  • Start-up frequency accuracy: <±100 ppm (determined by VCXO reference accuracy)
  • Zero delay operation
    Input-to-output edge timing: <±150 ps
  • 6 outputs: configurable LVPECL, LVDS, HSTL, and LVCMOS
  • 6 dedicated output dividers with jitterless adjustable delay
  • Adjustable delay: 63 resolution steps of ½ period of VCO output divider
  • Output-to-output
    skew: <±50 ps
  • Duty-cycle correction for odd divider settings
  • Automatic synchronization of all outputs on power-up
  • Nonvolatile EEPROM stores configuration settings
  • Please see data sheet for additional features

Functional Block Diagram for AD9524

Документация

Наименование Тип контента Тип файлов
AD9524: Jitter Cleaner and Clock Generator with 6 Differential or 13 LVCMOS Outputs Data Sheet (Rev E, 01/2014) (pdf, 676 kB) Технические описания PDF
AN-1066: Power Supply Considerations for AD9523, AD9524, and AD9523-1 Low Noise Clocks  (pdf, 330 kB) Статьи по применению PDF
UG-169: Evaluating the AD9523/AD9524 Clock Generator  (pdf, 608 kB) Руководства пользователей PDF
RAQs index Rarely Asked Questions HTML
Словарь терминов Глоссарий HTML

Средства разработки, программные модели, драйверы и ПО

Наименование Тип контента Тип файлов
ADIsimCLK Design and Evaluation Software
ADIsimCLK is the design tool developed specifically for Analog Devices' range of ultra-low jitter clock distribution and clock generation products. Whether your application is in wireless infrastructure, instrumentation, networking, broadband, ATE or other areas demanding predictable clock performance, ADIsimCLK will enable you to rapidly develop, evaluate and optimize your design.
ADIsim Design/Simulation Tools HTML
AD9524 IBIS Model Модели IBIS HTML

Оценочные наборы, обозначения компонентов и шаблоны посадочных мест на ПП

Оценочные платы и наборыОзнакомьтесь с документацией и условиями покупки

Обозначения и посадочные места— Analog Devices предлагает библиотеки компонентов, совместимые с широким спектром современных САПР.

SampleОбразцы / Покупка

Цены, исполнение ИМС, наличие на складе

Помощь

Приведенные цены действительны в США и указаны только для примерного бюджетного рассчета. Цены указаны в долларах США (за штуку в указанном размере партии) и могут быть изменены. Цены в других регионах могут отличаться в зависимости от местных пошлин, налогов, сборов и курсов валют. Для уточнения стоимости обращайтесь в местные офисы продаж Analog Devices, или к официальным дистрибьюторам. Цены на оценочные платы и наборы указаны за штуку независимо от количества.

Модели Описание Цена Без использования свинца PCN/PDN Проверка наличия/
Покупка/Запрос образца
AD9524/PCBZ Статус: Prodn Evaluation Board $ 190,00 Да -

Цены указаны за одну штуку, в долларах США, на условиях ФОБ. Являются рекомендованными розничными ценами в США, приведены только для примерного расчета и могут меняться. Международные цены могут отличаться на величину местных пошлин, налогов, сборов и курсов валют.

Проверка наличия и приобретение

Просмотр списка дистрибьюторов и офисов продаж
沪ICP备09046653号
Review this Product X
content here.
content here.

Review this Product

Закрыть