



出力トラッキング機能付きの5.5 V、5 A/6 A 高効率ステップダウンDC/DCレギュレータ

データシート

ADP2165/ADP2166

特長

連続出力電流

ADP2165 : 5 A

ADP2166 : 6 A

内蔵 MOSFET

ハイサイド・オン抵抗 : 19 mΩ

ローサイド・オン抵抗 : 15 mΩ

リファレンス電圧 : 全温度範囲で 0.6 V ± 1%

入力電圧範囲 : 2.7 V~5.5 V

電流モード・アーキテクチャ

スイッチング周波数

固定周波数 : 620 kHz または 1.2 MHz

調整可能周波数 : 250 kHz~1.4 MHz

外部クロックに同期 : 250 kHz~1.4 MHz

選択式同期位相シフト : 同相または逆相

外部補償

プログラマブル・ソフトスタート

プリチャージ出力でのスタートアップ

電圧トラッキング入力

パワーグッド出力と高精度イネーブル入力

高精度な電流制限

24 ピンの 4mm × 4mm LFCSP_WQ パッケージ

ADIsimPower™ 設計ツール対応

アプリケーション

ポイント・オブ・ロード・レギュレーション

通信およびネットワーキング

ハイエンド・コンスマ・アプリケーション

産業、計測、ヘルスケア

概要

ADP2165/ADP2166 は、19 mΩ のハイサイド FET と 15 mΩ の同期整流 FET を内蔵した、高効率の電流モード制御式 DC/DC レギュレータです。ADP2165/ADP2166 は、高精度の電流制限機能を小型サイズの 4 mm × 4 mm LFCSP パッケージで提供し、インダクタが小さく電力密度の高いポイント・オブ・ロード（負荷直近でのレギュレーション電源）対応ソリューションになります。

主な内蔵機能には、高精度イネーブル、パワーグッド・モニター、出力電圧トラッキングがあり、確実な電源シークエンスを実現します。スイッチング周波数は 250 kHz~1.4 MHz で設定可能で、620 kHz または 1.2 MHz に固定することもできます。また、同期機能によってスイッチング周波数を外部クロックに同期させ、システムの電磁干渉（EMI）を最小限に抑えることができます。

代表的なアプリケーション回路




図 1.

10956-001

ADP2165/ADP2166 は、最小限の外付け部品を追加してソフトスタートやループ補償を設定することができ、非常に機能が柔軟なデバイスです。

ADP2165/ADP2166 自身は 2.7 V~5.5 V の入力電圧を電源に使用します。出力電圧オプションには 3.3 V、2.5 V、1.8 V、1.5 V、1.2 V、1.0 V の固定出力と、0.6 V から入力電圧の 90%までの出力電圧範囲に対応する可変設定オプションがあります。保護機能としては低電圧ロックアウト（UVLO）、過電圧保護（OVP）、過電流保護（OCP）、サーマル・シャットダウン（TSD）があり、優れた回路の堅牢性を実現します。

ADP2165/ADP2166 は -40°C~+125°C のジャンクション温度範囲で動作し、24 ピンの LFCSP_WQ パッケージで提供しています。




図 2. 出力電流と効率

10956-002

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

©2015 Analog Devices, Inc. All rights reserved.

Rev. 0

目次


特長	1
アプリケーション	1
概要	1
代表的なアプリケーション回路	1
改訂履歴	2
機能ブロック図	3
仕様	4
絶対最大定格	6
熱抵抗	6
ESD に関する注意	6
ピン配置と機能の説明	7
代表的な性能特性	8
動作原理	12
制御方式	12
PWM モード	12
イネーブル／シャットダウン	12
内部レギュレータ (VREG)	12
ブートストラップ回路	12
発振器と同期	12
ソフトスタート	13
トラッキング	13
パワーグッド (PGOOD)	13
ピーク電流制限と短絡保護	13
過電圧保護	13

低電圧ロックアウト	13
サーマル・シャットダウン	13
アプリケーション情報	14
ADIsimPower 設計ツール	14
入力コンデンサの選択	14
出力電圧設定	14
電圧変換に関する制約事項	14
インダクタの選択	15
出力コンデンサの選択	15
補償の設計	16
設計の例	17
出力電圧の設定	17
周波数の設定	17
インダクタの選択	17
出力コンデンサの選択	18
補償部品	18
ソフトスタート時間の設定	18
入力コンデンサの選択	18
推奨外付け部品	19
プリント回路基板のレイアウトに関する推奨事項	20
リファレンス・デザイン	21
外形寸法	23
オーダー・ガイド	23

改訂履歴

8/14—Revision 0: Initial Version

機能ブロック図



10956-018

図 3. ADP2165/ADP2166 の機能ブロック図

仕様

特に指定がない限り、 $V_{PVIN} = V_{AVIN} = 5\text{ V}$ 、min/max 仕様は $T_1 = -40^\circ\text{C} \sim +125^\circ\text{C}$ 、typ 仕様は $T_A = 25^\circ\text{C}$ 。

表 1.

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
PVIN AND AVIN						
V_{PVIN} Voltage Range	V_{PVIN}		2.7	5.5		V
V_{AVIN} Voltage Range	V_{AVIN}		2.7	5.5		V
Quiescent Current	I_Q	No switching, $f_{SW} = 600\text{ kHz}$		2	10	mA
Shutdown Current	I_{SHDN}	$EN = 0\text{ V}$		25	150	μA
V_{AVIN} Undervoltage Lockout Threshold	UVLO	V_{AVIN} rising V_{AVIN} falling		2.6	2.7	V
			2.35	2.5		V
FB						
FB Regulation Voltage	V_{FB}	$V_{PVIN} = 2.7\text{ V to }5.5\text{ V}$	0.594	0.6	0.606	V
Fixed Output Version	V_{OUT}		-1	+1		%
FB Bias Current	I_{FB}			0.01	0.1	μA
ERROR AMPLIFIER (EA)						
Transconductance	g_m		430	500	570	μS
EA Source Current	I_{SOURCE}			75		μA
EA Sink Current	I_{SINK}			85		μA
INTERNAL REGULATOR (VREG)						
VREG Voltage			3.1	3.3	3.5	V
Dropout Voltage		$I_{VREG} = 10\text{ mA}$		140		mV
Regulator Current Limit				50		mA
SW						
High-Side On Resistance ¹		$V_{BST} - V_{SW} = 5\text{ V}$		19	29	$\text{m}\Omega$
		$V_{BST} - V_{SW} = 3.3\text{ V}$		22	34	$\text{m}\Omega$
Low-Side On Resistance ¹		$V_{PVIN} = 5\text{ V}$		15	23	$\text{m}\Omega$
		$V_{PVIN} = 3.3\text{ V}$		16	26	$\text{m}\Omega$
High-Side Peak Current Limit		ADP2165	6.5	8	9.5	A
		ADP2166	7.5	9	10.5	A
Low-Side Negative Current Limit				2.4		A
SW Minimum Off Time ²	t_{OFF_MIN}			100		ns
SW Minimum On Time ²	t_{ON_MIN}			100		ns
OSCILLATOR (RT)						
Switching Frequency	f_{SW}	RT pin floating	525	620	715	kHz
		RT pin connected to VREG	1.08	1.2	1.32	MHz
		$R_{RT} = 95.3\text{ k}\Omega$	500	590	680	kHz
Switching Frequency Range			250		1400	kHz
SYNC						
Synchronization Range			250		1400	kHz
SYNC Minimum Pulse Width			100			ns
SYNC Minimum Off Time			100			ns
SYNC Input High Voltage			1.3			V
SYNC Input Low Voltage				0.4		V
SOFT START (SS)						
SS Pull-Up Current	I_{SS}		2.7	3.5	4.3	μA
TRK						
TRK Input Voltage Range			0		600	mV
TRK-to-FB Offset Voltage		$TRK = 300\text{ mV to }500\text{ mV}$	-9		+9	mV
TRK Input Bias Current				100		nA
PGOOD						
Power-Good Range		FB rising threshold	107	111	115	%
		FB rising hysteresis		3		%
		FB falling threshold	87	90.5	94.5	%
		FB falling hysteresis		3		%
Power-Good Deglitch Time		From FB to PGOOD		16		Clock cycles

データシート

ADP2165/ADP2166

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
PGOOD Leakage Current		$V_{PGOOD} = 5 \text{ V}$	0.1	1		μA
PGOOD Output Low Voltage		$I_{PGOOD} = 1 \text{ mA}$	27	45		mV
EN						
EN Threshold			1.12	1.2	1.28	V
EN Hysteresis				100		mV
EN Pull-Down Resistor				1		$\text{M}\Omega$
THERMAL						
Thermal Shutdown Threshold				150		$^{\circ}\text{C}$
Thermal Shutdown Hysteresis				25		$^{\circ}\text{C}$

¹ ピン間で測定。

² 設計で保証。

絶対最大定格

表 2.

Parameter	Rating
PVIN, AVIN, EN, PGOOD, FB	-0.3 V to +6 V
SW	-1 V to +6 V
BST	SW + 6 V
SS, COMP, TRK, VREG, SYNC, RT	-0.3 V to +6 V
PGND to GND	-0.3 V to +0.3 V
Operating Junction Temperature Range	-40°C to +125°C
Storage Temperature Range	-65°C to +150°C
Soldering Conditions	JEDEC J-STD-020

上記の絶対最大定格以上のストレスを加えると、製品に恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、ここに示す条件や、この仕様の動作に関する項に記載する条件を超えるその他の条件でデバイスが動作することを意味するものではありません。最大動作条件を超えて長時間デバイスを使用すると、製品の信頼性に影響を与える恐れがあります。

熱抵抗

θ_{JA} は最悪の条件、すなわち回路ボード（4層の JEDEC 標準ボード）に表面実装パッケージをハンダ付けした状態で規定しています。

表 3. 热抵抗

Package Type	θ_{JA}	Unit
24-Lead LFCSP	38.3	°C/W

ESD に関する注意



ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵していますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置と機能の説明




図 4. ピン配置

表 4. ピン機能の説明

ピン番号	記号	説明
1	SYNC	同期入力。スイッチング周波数を外部クロックに同期させるには、このピンに 250 kHz~1.4 MHz の外部クロックを接続します。外部クロックへ同期するときは、RT を使用して位相シフトを設定できます。
2	RT	内部周波数設定。250 kHz~1.4 MHz の間でスイッチング周波数を設定するには、RT ピンと GND ピンの間に抵抗を接続します。RT ピンをフロート状態にすると周波数は 620 kHz に設定され、RT ピンを VREG に接続すると 1.2 MHz に設定されます。
3	TRK	トラッキング入力。このピンはトラッキングとシーケンシングに使用できます。トラッキング機能を使用しない場合は TRK を VREG に接続してください。
4	SS	ソフトスタート制御。ソフトスタート時間を設定するには、SS ピンと GND ピンの間にコンデンサを接続してください。
5	COMP	誤差アンプ出力。COMP ピンと GND ピンの間に補償回路を接続してください。
6	FB	帰還電圧検出入力。V _{OUT} からの抵抗分圧器に接続してください。
7	GND	アナログ・グラウンド。グラウンド・プレーンに接続してください。
8	PGOOD	パワーグッド出力（オープンドレイン）。100 kΩ のプルアップ抵抗を推奨します。
9	BST	ハイサイド MOSFET ゲート・ドライブ用の電源レール。SW ピンと BST ピンの間に 0.1 μF のコンデンサを接続してください。
10, 11, 12, 13	PGND	電源グラウンド。グラウンド・プレーンと出力コンデンサの出力リターン側に接続してください。
14, 15, 16, 17	SW	スイッチング・ノード。
18, 19, 20, 21	PVIN	電源入力。このピンは入力電源に接続し、このピンとグラウンドの間にバイパス・コンデンサを接続してください。
22	AVIN	バイアス電圧入力ピン。このピンと GND の間にバイパス・コンデンサを接続し、このピンと PVIN の間には小さい抵抗 (10 Ω) を接続してください。
23	EN	高精度イネーブル入力ピン。ターンオン閾値の設定には外付けの抵抗分圧器を使用できます。デバイスを自動的にイネーブルするには、EN ピンを PVIN に接続します。このピンには、GND との間に 1 MΩ のプルダウン抵抗が組み込まれています。
24	VREG	内部バイアス・レギュレータ出力。内部回路に安定化した電圧を供給します。高品質、低 ESR の 1 μF セラミック・コンデンサを使用して VREG ピンを GND ピンにバイパスしてください。
	EPAD	露出パッド。露出パッドは、放熱のために IC 下側の外部グラウンド・プレーンにハンダ付けしてください。

代表的な性能特性

特に指定がない限り、 $T_A = 25^\circ\text{C}$ 、 $V_{\text{PVIN}} = V_{\text{AVIN}} = 5 \text{ V}$ 、 $V_{\text{OUT}} = 1.2 \text{ V}$ 、 $L = 1 \mu\text{H}$ 、 $C_{\text{IN}} = 47 \mu\text{F}$ 、 $C_{\text{OUT}} = 100 \mu\text{F}$ 、 $f_{\text{sw}} = 600 \text{ kHz}$ 。




図 5. 出力電流 対 効率 ($f_{\text{sw}} = 600 \text{ kHz}$, $V_{\text{PVIN}} = 3.3 \text{ V}$)




図 8. 出力電流 対 効率 ($f_{\text{sw}} = 600 \text{ kHz}$, $V_{\text{PVIN}} = 5 \text{ V}$)




図 6. 出力電流 対 効率 ($f_{\text{sw}} = 1.2 \text{ MHz}$, $V_{\text{PVIN}} = 3.3 \text{ V}$)




図 9. 出力電流 対 効率 ($f_{\text{sw}} = 1.2 \text{ MHz}$, $V_{\text{PVIN}} = 5 \text{ V}$)




図 7. V_{PVIN} 対 無信号時消費電流（スイッチングなし）










図 10. V_{PVIN} 対 シャットダウン電流

図 11. V_{PVIN} 対 ハイサイド NFET 抵抗（ピン間で測定）図 14. V_{PVIN} 対 ローサイド NFET 抵抗（ピン間で測定）図 12. 温度 対 帰還電圧、 $V_{PVIN} = 5\text{ V}$ 図 15. V_{PVIN} 対 スイッチング周波数 ($R_{RT} = 95.3\text{ k}\Omega$)図 13. V_{PVIN} 対 スイッチング周波数、 1.2 MHz ($R_T = V_{REG}$)図 16. V_{PVIN} 対 スイッチング周波数、 620 kHz (R_T はフローティング状態)






図 17. ADP2165 の V_{PVIN} 対 ピーク電流制限図 20. ADP2166 の V_{PVIN} 対 ピーク電流制限図 18. 最大負荷でのソフトスタート (600 kHz、V_{PVIN} = 5 V)図 21. プリチャージでのソフトスタート (600 kHz、V_{PVIN} = 5 V)

図 19. 負荷過渡応答 (600 kHz、1.5 A～4.5 A 負荷ステップ)




図 22. 負荷過渡応答 (1.2 MHz、0.5 A～5.5 A 負荷ステップ)




図 23. 定常動作時の波形




図 26. トラッキング機能




図 24. 出力短絡時の波形




図 27. 出力短絡からの回復波形




図 25. 同相で 1 MHz に同期時の波形




図 28. 位相差 180°で 1 MHz に同期時の波形

動作原理

ADP2165/ADP2166 はステップダウン DC/DC レギュレータです。これらのレギュレータは電流モード・アーキテクチャを採用し、ハイサイドおよびローサイド・スイッチを内蔵しています。高い効率とシンプルな設計が求められる高性能アプリケーション向けのデバイスです。

ADP2165/ADP2166 は 2.7 V～5.5 V の入力電圧で動作し、0.6 V を下限として出力電圧を設定できます。柔軟な設計を可能にする特長や機能としては、プログラマブル・スイッチング周波数、プログラマブル・ソフトスタート、外部での補償、イネーブル・ピンやパワーグッド・ピンなどが挙げられます。ADP2165/ADP2166 では、3.3 V、2.5 V、1.8 V、1.5 V、1.2 V、1.0 V のプリセット電圧オプション（固定設定電圧）も使用できます。

制御方式

ADP2165/ADP2166 は、固定周波数の電流モード PWM 制御アーキテクチャを使用し、優れたライン・レギュレーション性能と負荷過渡性能を実現します。固定周波数 PWM モードでは、内蔵 MOSFET のデューティ・サイクルを調整し、出力電圧を安定化させて出力リップル電圧が小さくなるようにしてください。

PWM モード

各発振器サイクルの開始時にはハイサイド NFET (N チャンネル MOSFET) スイッチがオンして、インダクタ両端に正電圧を印加します。インダクタに流れる電流は、電流検出信号が COMP ピン電圧で設定されたピーク・インダクタ電流レベルを超えるまで増加します。次にハイサイド NFET がオフして、ローサイド NFET 同期整流器がオンします。この動作によってインダクタ両端に負電圧が印加され、インダクタ電流が減少します。同期整流スイッチは、残りのサイクルの間オン状態を維持します。

イネーブル／シャットダウン

EN 入力ピンには 1.2 V (typ) の高精度スレッショールド電圧が設定されています。ヒステリシスは 100 mV です。イネーブル電圧が 1.2 V を超えるとレギュレータがオンし、1.1 V (typ) を下回るとレギュレータがオフします。入力電源接続時にデバイスを強制的に自動起動させるには、EN ピンを PVIN ピンに接続します。

ADP2165/ADP2166 をシャットダウンすると、ソフトスタート・コンデンサが放電します。デバイスが再度イネーブルされると、新しいソフトスタート・サイクルが開始します。

EN ピンが外部で接続されていない場合は、内部プルダウン抵抗 (1 MΩ) により誤ってイネーブルされるのを防止します。

内部レギュレータ (VREG)

内部レギュレータは内部制御回路に安定した電源を供給します。VREG ピンと GND ピンの間には、1 μF のセラミック・コンデンサを取り付けることを推奨します。内部レギュレータには、最大外部負荷以上が生じた場合に回路を保護する電流制限回路もあります。

AVIN ピンは内部レギュレータ用の電源を供給します。デバイスをイネーブルすると内部レギュレータがアクティブになります。

ブーストストラップ回路

ADP2165/ADP2166 には、ハイサイド NFET 用のゲート・ドライブ電圧を供給するブースト・レギュレータが組み込まれています。ローサイド FET がオンになると、BST ピンと SW ピンの間にあるコンデンサが PVIN ピンによって充電されます。

BST ピンと SW ピンの間には、0.1 μF の X7R または X5R タイプのセラミック・コンデンサを取り付けることを推奨します。

発振器と同期

ADP2165/ADP2166 のスイッチング周波数は、RT ピンと GND ピンの間に抵抗を接続することによって設定できます。スイッチング周波数を設定する抵抗値は次の式を使用して求めます。

$$R_{RT} (\text{k}\Omega) = 60,000 / [f_{SW} (\text{kHz}) + 10] - 5$$

例えば 191 kΩ の抵抗を接続すると周波数は 300 kHz になり、93.1 kΩ の抵抗を接続すると 600 kHz になります。R_{RT} と f_{sw} の標準的な関係を図 29 に示します。




図 29. RT 抵抗と周波数 (f_{sw})

ADP2165/ADP2166 を同期させるには、SYNC ピンを外部クロックでドライブします。250 kHz～1.4 MHz の周波数範囲の外部クロックに対応できます。

同期時には、RT ピンを使用して位相シフトを設定できます。RT ピンを VREG ピンに接続すると、SW ピンの立ち上がりエッジと外部クロックの間に 180° の位相差ができます。（アウト・フェーズ）RT ピンをフロート状態にすると、SW ピンの立ち上がりエッジは外部クロックと同位相（イン・フェーズ）になります。

ソフトスタート機能

SS ピンを使用して、ソフトスタート時間を設定できます。SS ピンと GND ピンの間にコンデンサを接続することによって、内部電流でこのコンデンサを充電し、ソフトスタートのランプアップを実行します。ソフトスタート時間は次式で計算できます。

$$t_{ss} = \frac{0.6V \times C_{ss}}{I_{ss}}$$

ここで

C_{ss} はソフトスタート容量 (SS ピンの容量)

I_{ss} はソフトスタート・ブルアップ電流 ($3.5\mu A$)

スタートアップ前に出力電圧がプリチャージされている場合、ADP2165/ADP2166 は、ソフトスタート電圧が FB ピンの電圧を超えるまで、出力コンデンサを放電させる逆インダクタ電流を阻止します。

チャンネルがディスエーブルされるか電流異常が発生すると、ソフトスタート・コンデンサが放電します。

トラッキング機能

ADP2165/ADP2166 にはトラッキング入力機能 (TRK) があります。これによって、出力電圧を別の電圧 (マスター電圧) に追随させることができます。特にフィールド・プログラマブル・ゲート・アレイ (FPGA)、デジタル・シグナル・プロセッサ (DSP)、特定用途向け集積回路 (ASIC) のコア電圧および I/O 電圧の電源トラッキングに便利です。

内部誤差アンプには 3 つの正入力があります。すなわち、内部リファレンス電圧、ソフトスタート電圧、TRK 電圧です。誤差アンプは、これら 3 つの電圧のうちの最も低い値に合わせて FB 電圧を調整します。マスター電圧をトラッキングするには、マスター電圧からの抵抗分圧器に TRK ピンを接続します。

トラッキング機能を使用しない場合は TRK ピンを VREG に接続してください。

パワーグッド (PGOOD)

PGOOD ピンはアクティブ・ハイのオープンドレイン出力で、外部ブルアップ抵抗が必要です。PGOOD ピンがロジック・ハイになっている場合は、FB ピンの電圧 (したがって出力電圧も) が必要な値の $\pm 10\%$ 以内になっていることを示しています。さらに、FB ピンがこの $\pm 10\%$ の範囲内にあると検出されてから 16 サイクルの待機時間があります。PGOOD ピンがロジック・ローになっている場合は、FB ピンの電圧が必要な値の $\pm 10\%$ 以内にならないことを示しています。この場合も、PGOOD に反映されるまでには 16 サイクルの遅延があります。

ピーク電流制限と短絡保護

ADP2165/ADP2166 には、電流の暴走を防ぐためにピーク電流制限保護回路が組み込まれています。インダクタ・ピーク電流が電流制限値に達すると、ハイサイド NFET がオフして次のサイクルまでローサイド NFET がオンになり、過電流カウンタが加算されます。過電流カウンタの値が 10 を超えるとデバイスはヒップ・モード (過電流状態が頻繁に起こる状態を検出したモード) になり、ハイサイド NFET とローサイド NFET がともにオフになります。デバイスはソフトスタート時間の 7 倍の間このモードのままとなり、その後ソフトスタートから再起動します。電流制限異常が解消されると、デバイスは通常動作を再開します。それ以外の場合は、電流制限異常の回数が 10 回に達した時点でデバイスが再びヒップ・モードになります。

過電圧保護

ADP2165/ADP2166 には、過電圧保護機能があります。この機能は、高い電圧への出力短絡や、負荷除去時の大きな過渡電圧からシステムを保護します。帰還電圧が 0.7 V まで増加すると、内部ハイサイド NFET がオフしてローサイド NFET がオンし、ローサイド NFET を流れる電流が負の電流制限値に達するまでその状態を維持します。その後は FB の電圧が 0.63 V に低下するまでハイサイド NFET とローサイド NFET の両方がオフ状態に保たれ、デバイスは通常動作を再開します。

低電圧ロックアウト

ADP2165/ADP2166 には低電圧ロックアウト回路が組み込まれています。AVIN が 2.5 V を下回るとデバイスはオフになります。AVIN 電圧が 2.6 V を超えるとソフトスタートが起動し、デバイスがイネーブルされます。

サーマル・シャットダウン

ADP2165/ADP2166 のジャンクション温度が 150°C を超えると、サーマル・シャットダウン回路がレギュレータをオフにします。大電流動作、不適切な回路基板設計、高い周囲温度などによって、ジャンクション温度が極端な値にまで上昇することがあります。この機能には 25°C のヒステリシスがあり、サーマル・シャットダウンが起動すると、ADP2165/ADP2166 はチップ温度が 125°C 未満になるまで電源としての動作を再開しません。サーマル・シャットダウンから復帰するときは、ソフトスタートにより開始します。

アプリケーション情報

ADIsimPower 設計ツール

ADP2165/ADP2166 には ADIsimPower 設計ツール・セットを使用できます。ADIsimPower は、特定の設計目標に最適化した電源設計を実現するためのツールをまとめて提供し、すべての要素を含む回路図や部品表を作成し、詳細な性能を計算することができます。ADIsimPower を使用すれば、IC およびすべての外付け部品の動作条件や制限事項を考慮に入れながら、コスト、面積、効率、部品数などの設計を最適化することができます。ADIsimPower ツールを利用するには www.analog.com/ADIsimPower をご覧ください。このツールから一般的に市販されていないボードを入手することもできます。

入力コンデンサの選択

入力コンデンサは、PVIN ピンのスイッチ電流によって生じる入力電圧リップルを減少させます。入力コンデンサは、できるだけ PVIN ピンの近くに取り付けてください。10 μF ~47 μF の範囲のセラミック・コンデンサを推奨します。この入力コンデンサ、ハイサイド NFET、ローサイド NFET によって構成されるループは、できるだけ短配線で小面積にする必要があります。

入力コンデンサの電圧定格は、最大入力電圧よりも大きくする必要があります。また、入力コンデンサの RMS 電流定格は、次式で計算した値を上回るものを選ばなければなりません。

$$I_{C_{IN_RMS}} = I_{OUT} \times \sqrt{D \times (1 - D)}$$

出力電圧設定

ADP2165/ADP2166 の出力電圧は、外付けの抵抗分圧器によって設定されます。その抵抗値は、次式を使って計算します。

$$V_{OUT} = 0.6 \times \left(1 + \frac{R_{TOP}}{R_{BOT}} \right)$$

FB バイアス電流 (0.1 μA max) による出力電圧精度の低下を 0.5% (max) 未満に抑えるために、 $R_{BOT} < 30 \text{ k}\Omega$ となるようにしてください。.

さまざまな出力電圧に対応する推奨抵抗分圧器の値を表 5 に示します。

表 5. 各種の出力電圧に対応する抵抗分圧器

V_{OUT} (V)	$R_{TOP} \pm 1\%$ ($\text{k}\Omega$)	$R_{BOT} \pm 1\%$ ($\text{k}\Omega$)
1.0	10	15
1.2	10	10
1.5	15	10
1.8	20	10
2.5	47.5	15
3.3	10	2.21

電圧変換に関する制約事項

所定の入力電圧とスイッチング周波数に対する最小出力電圧は最小オン時間によって制約されます。ADP2165/ADP2166 の最小オン時間は標準で 100 ns です。所定の入力電圧と周波数における最小出力電圧は次式で計算できます。

$$V_{OUT_MIN} = V_{PVIN} \times t_{ON_MIN} \times f_{SW} - (R_{DSON_HS} - R_{DSON_LS}) \times I_{OUT_MIN} \\ \times t_{ON_MIN} \times f_{SW} - (R_{DSON_LS} + R_L) \times I_{OUT_MIN} \quad (1)$$

ここで

V_{OUT_MIN} は最小出力電圧

t_{ON_MIN} は最小オン時間

I_{OUT_MIN} は最小出力電流

f_{SW} はスイッチング周波数

R_{DSON_HS} はハイサイド MOSFET のオン抵抗

R_{DSON_LS} はローサイド MOSFET のオン抵抗

R_L は出力インダクタの直列抵抗

一方、所定の入力電圧とスイッチング周波数に対する最大出力電圧は、最小オフ時間と最大デューティ・サイクルの制約を受けます。最小オフタイムは標準で 100 ns、ADP2165/ADP2166 の最大デューティ・サイクルは標準で 90% です。

最大出力電圧は所定の入力電圧と周波数における最小オフタイムの制約を受けますが、その値は次式で計算できます。

$$V_{OUT_MAX} = V_{PVIN} \times (1 - t_{OFF_MIN} \times f_{SW}) - (R_{DSON_HS} - R_{DSON_LS}) \times \\ I_{OUT_MAX} \times (1 - t_{OFF_MIN} \times f_{SW}) - (R_{DSON_LS} + R_L) \times I_{OUT_MAX} \quad (2)$$

ここで

V_{OUT_MAX} は最大出力電圧

t_{OFF_MIN} は最小オフ時間

I_{OUT_MAX} は最大出力電流

最大出力電圧は所定の入力電圧における最大デューティ・サイクルの制約を受けますが、その値は次式で計算できます。

$$V_{OUT_MAX} = D_{MAX} \times V_{PVIN} \quad (3)$$

ここで、 D_{MAX} は最大デューティ・サイクルです。

式 1 から 3 までに示すように、スイッチング周波数を下げると最小オン時間と最小オフ時間に関する制約が緩和されます。

インダクタの選択

インダクタの値は、動作周波数、入力電圧、出力電圧、インダクタ・リップル電流によって決ります。小さいインダクタを使用すると過渡応答が速くなりますが、インダクタ・リップル電流が大きくなるため効率は低下します。逆にインダクタの値を大きくするとリップル電流が小さくなつて効率が向上しますが、過渡応答が遅くなります。

目安として、一般的にインダクタ・リップル電流 ΔI_L は最大負荷電流の $1/3$ に設定します。インダクタの値は次式を使って計算します。

$$L = \frac{(V_{PVIN} - V_{OUT}) \times D}{\Delta I_L \times f_{SW}}$$

ここで

V_{PVIN} は入力電圧

V_{OUT} は出力電圧

ΔI_L はインダクタ・リップル電流

f_{SW} はスイッチング周波数

D はデューティ・サイクル ($D = V_{OUT}/V_{PVIN}$)

ADP2165/ADP2166 は、50%を超えるデューティ・サイクルで高調波の分数周波数波での発振を防ぐため、電流ループに適応型スロープ補償を使用しています。この内部スロープ補償によって最小インダクタ値を制限します。

50%を超えるデューティ・サイクルでは、最小インダクタ値は次式で得られます。

$$L(\text{Minimum}) = \frac{V_{OUT} \times (1-D)}{4 \times f_{SW}}$$

ピーク・インダクタ電流は次式で計算します。

$$I_{PEAK} = I_{OUT} + \frac{\Delta I_L}{2}$$

インダクタの飽和電流はピーク・インダクタ電流より大きくとる必要があります。飽和しやすいフェライト・コア・インダクタでは、インダクタの飽和電流定格をスイッチの電流制限閾値より高くしなければなりません。これによって、インダクタの飽和を防止できます。

インダクタの RMS 電流は次式で計算できます。

$$I_{RMS} = \sqrt{I_{OUT}^2 + \frac{\Delta I_L^2}{12}}$$

コア損失と EMI を小さくするために、シールド・フェライト・コア材料の使用を推奨します。表 6 に推奨インダクタを示します。

表 6. 推奨インダクタ

Vendor	Part No.	L (μH)	I _{SAT} (A)	I _{RMS} (A)	DCR (mΩ)
Würth Elektronik	744311022	0.22	32	21	1.10
	744314047	0.47	20	18	1.35
	744314076	0.76	15	15.5	2.25
	744311100	1.0	19	15	4.6
	744311150	1.5	14	11	6.6
	7443340220	2.2	12.5	16.5	4.4
	7443340330	3.3	8.5	14	6.5
Coilcraft	XAL7020-271ME	0.27	30	21	2.9
	XAL7020-331ME	0.33	28	20	4.0
	XAL7020-471ME	0.47	24.3	17	4.75
	XAL7020-681ME	0.68	22.3	13	7.9
	XAL7020-102ME	1.0	16.4	11	9.8
	XAL7030-152ME	1.5	23.5	15	7.6
	XAL7030-222ME	2.2	18	12.9	13.7

出力コンデンサの選択

出力コンデンサの選択は、出力リップル電圧の負荷ステップ過渡とレギュレータのループ安定性に影響します。

たとえば、負荷が突然増大する負荷ステップ過渡時には、制御ループがインダクタ電流をランプアップできるようになるまで、出力コンデンサが負荷電流を供給します。この時、制御ループ遅延による出力のアンダーシュートが発生します。電圧低下規定の要求を満たすために必要な出力コンデンサの容量は、次式で計算できます。

$$C_{OUT_UV} = \frac{K_{UV} \times \Delta I_{STEP}^2 \times L}{2 \times (V_{PVIN} - V_{OUT}) \times \Delta V_{OUT_UV}}$$

ここで

K_{UV} は係数 (標準的設定値は $K_{UV} = 2$)

ΔI_{STEP} は負荷ステップ

ΔV_{OUT_UV} は出力電圧の許容アンダーシュート

もうひとつの例としては、出力から急に負荷を取り除いた場合です。このときはインダクタに保存されていたエネルギーが急激に出力コンデンサに流れ込み、出力にオーバーシュートを発生させます。

電圧上昇規定の要求を満たすために必要な出力コンデンサの容量は、次式で計算できます。

$$C_{OUT_OV} = \frac{K_{OV} \times \Delta I_{STEP}^2 \times L}{(V_{OUT} + \Delta V_{OUT_OV})^2 - V_{OUT}^2}$$

ここで

K_{OV} は係数 (標準的設定値は $K_{OV} = 2$)

ΔV_{OUT_OV} は出力電圧の許容オーバーシュート

出力リップルは ESR (等価直列抵抗) とコンデンサ容量によって決まります。下の式を使用して、出力リップルの要求を満たすコンデンサを選択してください。

$$C_{OUT_RIPPLE} = \frac{\Delta I_L}{8 \times f_{SW} \times \Delta V_{OUT_RIPPLE}}$$

$$R_{ESR} = \frac{\Delta V_{OUT_RIPPLE}}{\Delta I_L}$$

ここで

ΔV_{OUT_RIPPLE} は許容出力リップル電圧

R_{ESR} は出力コンデンサの等価直列抵抗 (Ω)

負荷過渡性能と出力リップル性能を満たすために、 C_{OUT_UV} 、 C_{OUT_OV} 、 C_{OUT_RIPPLE} によって得られる最大の出力容量を選択してください。

選択した出力コンデンサの電圧定格は、出力電圧より大きくとる必要があります。また、出力コンデンサの RMS 電流定格は、次式による計算値を上回る数値のものを選ばなければなりません。

$$I_{C_{OUT_RMS}} = \frac{\Delta I_L}{\sqrt{12}}$$

補償の設計

ピーク電流モード制御では、出力コンデンサと負荷抵抗に電流を供給する電圧制御電流源という簡略化した電源段にすることができます。これは、出力コンデンサの ESR の影響を受ける 1 つのドメインのポールとゼロで構成されます。制御から出力への伝達関数は次式に基づいています。

$$G_{VD}(S) = \frac{V_{OUT}(S)}{V_{COMP}(S)} = A_{VI} \times R \times \frac{1 + \frac{s}{2\pi f_z}}{1 + \frac{s}{2\pi f_p}}$$

$$f_z = \frac{1}{2\pi R_{ESR} C_{OUT}}$$

$$f_p = \frac{1}{2\pi (R + R_{ESR}) C_{OUT}}$$

ここで

$A_{VI} = 10 \text{ A/V}$

R は負荷抵抗

C_{OUT} は出力コンデンサの容量

R_{ESR} は出力コンデンサの等価直列抵抗

ADP2165/ADP2166 は誤差アンプにトランジスタコンダクタンス・アンプを使用しており、これがシステム・ループを補償します。ピーク電流モード制御の小信号回路の簡略図を図 30 に示します。




図 30. ピーク電流モード制御による小信号回路の簡略図

補償回路部品の R_C と C_C はゼロに影響し、オプションの C_{CP} と R_C はオプションのポールに影響します。

ループ利得の伝達方程式は次のようになります。

$$T_V(S) = \frac{R_{BOT}}{R_{BOT} + R_{TOP}} \times \frac{-g_m}{C_C + C_{CP}} \times \frac{1 + R_C \times C_C \times s}{s \times (1 + \frac{R_C \times C_C \times C_{CP} \times s}{C_C + C_{CP}})}$$

$$\times G_{VD}(s)$$

セラミック出力コンデンサを使うアプリケーション用の補償部品 R_C 、 C_C 、 C_{CP} の選択方法については、以下の設計ガイドラインに従ってください。

- クロス周波数 f_C を決定します。一般に、 f_C は $f_{SW}/12$ と $f_{SW}/6$ の間の値を取ります。
- 次式を使って R_C を計算します。

$$R_C = \frac{2 \times \pi \times V_{OUT} \times C_{OUT} \times f_C}{0.6V \times g_m \times A_{VI}}$$

- ポール f_P のドメインに補償用のゼロを置き、次式を使って C_C を計算します。

$$C_C = \frac{(R + R_{ESR}) \times C_{OUT}}{R_C}$$

- C_{CP} はオプションです。出力コンデンサの ESR によって生じるゼロをなくすために使用できます。

$$C_{CP} = \frac{R_{ESR} \times C_{OUT}}{R_C}$$

固定出力タイプの IC では、 C_{CP} を計算するために、帰還抵抗 (R_{TOP}) のフィードフォワード容量を考慮する必要があります。合計内部帰還抵抗は $1 \text{ M}\Omega$ です。

最初に、ドメイン・ポール f_P と $\sqrt{f_{FB_P} \times f_{FB_Z}}$ の間の最小値に補償ポールを置きます。

$$f_{FB_P} = \frac{1}{2\pi \times C_F \times (\frac{1}{R_{TOP}} + \frac{1}{R_{BOT}})}$$

$$f_{FB_Z} = \frac{1}{2\pi \times R_{TOP} \times C_F}$$

次に、次式により C_{CP} を求めます。

$$C_{CP} = \frac{C_C \times \min(f_P, \sqrt{f_{FB_P} \times f_{FB_Z}})}{R_C \times C_C - C_C \times \min(f_P, \sqrt{f_{FB_P} \times f_{FB_Z}})}$$

ここでは、 $C_F = 8.14 \text{ pF}$ です。

設計の例




図 31. 設計例の回路図

ここでは、表 7 に示す仕様を例として外付け部品を選択するための手順を説明します。この設計例の回路については図 31 を参照してください。

表 7. ステップダウン DC/DC レギュレータの要求性能

Parameter	Specification
Input Voltage	$V_{PVIN} = 5.0 \text{ V} \pm 10\%$
Output Voltage	$V_{OUT} = 1.2 \text{ V}$
Output Current	$I_{OUT} = 6 \text{ A}$
Output Voltage Ripple	$\Delta V_{OUT_RIPPLE} = 12 \text{ mV}$
Load Transient	$\pm 5\%, 1 \text{ A} \text{ to } 5 \text{ A}, 2 \text{ A}/\mu\text{s}$
Switching Frequency	$f_{SW} = 1.2 \text{ MHz}$

出力電圧の設定

トップ帰還抵抗 (R_{TOP}) として $10 \text{ k}\Omega$ の抵抗を選択し、次式を使ってボトム帰還抵抗 (R_{BOT}) を計算します。

$$R_{BOT} = R_{TOP} \times \left(\frac{0.6}{V_{OUT} - 0.6} \right)$$

出力電圧を 1.2 V に設定するためには、抵抗値を $R_{TOP} = 10 \text{ k}\Omega$ 、 $R_{BOT} = 10 \text{ k}\Omega$ とします。

周波数の設定

固定の 1.2 MHz スイッチング周波数を使用するには、RT ピンを VREG ピンに接続します。

インダクタの選択

ピーク to ピーク・インダクタ・リップル電流 ΔI_L は、最大出力電流の 30% に設定されます。インダクタの値は次の式を使って見積もります。

$$L = \frac{(V_{PVIN} - V_{OUT}) \times D}{\Delta I_L \times f_{SW}}$$

ここで

$V_{PVIN} = 5 \text{ V}$

$V_{OUT} = 1.2 \text{ V}$

$D = 0.24$

$\Delta I_L = 1.8 \text{ A}$

$f_{SW} = 1.2 \text{ MHz}$

この計算により、 $L = 0.422 \mu\text{H}$ になります。これをもとに、 $0.47 \mu\text{H}$ の標準インダクタ値を選択します。

ピーク to ピークのインダクタ・リップル電流は次式で計算できます。

$$\Delta I_L = \frac{(V_{IN} - V_{OUT}) \times D}{L \times f_{SW}}$$

この計算から、 $\Delta I_L = 1.617 \text{ A}$ になります。

ピーク・インダクタ電流を計算するには次式を使用します。

$$I_{PEAK} = I_{OUT} + \frac{\Delta I_L}{2}$$

この計算により、 $I_{PEAK} = 6.809 \text{ A}$ になります。

インダクタを流れる RMS 電流は次式を使って計算します。

$$I_{RMS} = \sqrt{I_{OUT}^2 + \frac{\Delta I_L^2}{12}}$$

この計算により、 $I_{RMS} = 6.018 \text{ A}$ になります。

計算した電流値にもとづき、最小 RMS 電流定格 6.03 A 以上、最小飽和電流定格 6.9 A 以上のインダクタを選択します。

ただし、電流制限状態でインダクタが飽和点に達するのを防ぎ、動作の信頼性を確保するには、少なくとも 9 A の飽和電流定格値があるインダクタを使用してください。

先に述べた要求事項にもとづき、 $0.47 \mu\text{H}$ のインダクタを選択します。たとえば、Würth 社の 744314047 です。このインダクタの DCR は $1.35 \text{ m}\Omega$ 、飽和電流は 20 A です。

出力コンデンサの選択

出力電圧リップルと負荷過渡応答に関する要求事項をどちらも満たすには、出力コンデンサが必要です。

出力電圧リップルに関する要求を満たすには、以下の式を使って出力コンデンサの ESR と容量値を計算します。

$$C_{OUT_RIPPLE} = \frac{\Delta I_L}{8 \times f_S \times \Delta V_{OUT_RIPPLE}}$$

$$R_{ESR} = \frac{\Delta V_{OUT_RIPPLE}}{\Delta I_L}$$

この計算により、 $C_{OUT_RIPPLE} = 14 \mu\text{F}$ 、 $R_{ESR} = 7.4 \text{ m}\Omega$ となります。

$\pm 5\%$ のオーバーシュートとアンダーシュートの過渡応答の条件を満たすために、次の式を使って容量を計算します。

$$C_{OUT_OV} = \frac{K_{OV} \times \Delta I_{STEP}^2 \times L}{(V_{OUT} + \Delta V_{OUT_OV})^2 - V_{OUT}^2}$$

$$C_{OUT_UV} = \frac{K_{UV} \times \Delta I_{STEP}^2 \times L}{2 \times (V_{PVIN} - V_{OUT}) \times \Delta V_{OUT_UV}}$$

ここで

$K_{OV} = K_{UV} = 2$ (予測のための係数)

$\Delta I_{STEP} = 4 \text{ A}$ (負荷過渡ステップ)

$\Delta V_{OUT_OV} = 5\% \times V_{OUT}$ (オーバーシュート電圧)

$\Delta V_{OUT_UV} = 5\% \times V_{OUT}$ (アンダーシュート電圧)

この計算により、 $C_{OUT_OV} = 100 \mu\text{F}$ 、 $C_{OUT_UV} = 33 \mu\text{F}$ になります。

この計算によれば、出力コンデンサの容量は $100 \mu\text{F}$ より大きく、出力コンデンサの ESR は $7.4 \text{ m}\Omega$ より小さくしなければなりません。 $100 \mu\text{F}$ の X5R 6.3 V セラミック・コンデンサ 1 個と $47 \mu\text{F}$ の X5R 6.3 V セラミック・コンデンサ 1 個の使用を推奨します。たとえば、ESR が $2 \text{ m}\Omega$ の村田製作所製 GRM32ER60J107ME20 および GRM32ER60J476ME20 です。

補償部品

負荷過渡性能と安定性を向上させるために、クロス周波数 f_C は $f_{SW}/10$ に設定します。ここでは f_{SW} が 1200 kHz なので、 f_C を 120 kHz に設定します。

100 μF および 47 μF セラミック出力コンデンサのディレーティング値は $62 \mu\text{F}$ と $32 \mu\text{F}$ です。

$$R_C = \frac{2 \times \pi \times 1.2V \times 94 \mu\text{F} \times 120 \text{ kHz}}{0.6V \times 500 \mu\text{s} \times 10 \text{ A/V}} = 28.35 \text{ k}\Omega$$

$$C_C = \frac{(0.2 \Omega + 0.002 \Omega) \times 94 \mu\text{F}}{28.35 \text{ k}\Omega} = 669.8 \text{ pF}$$

$$C_{CP} = \frac{0.002 \Omega \times 94 \mu\text{F}}{44.8 \text{ k}\Omega} = 6.63 \text{ pF}$$

$R_C = 27 \text{ k}\Omega$ 、 $C_C = 680 \text{ pF}$ 、 $C_{CP} = 4.7 \text{ pF}$ の標準部品を選択してください。

ソフトスタート時間の設定

ソフトスタート機能によって、出力電圧をコントロールしながら立ち上げることができます。これによって、ソフトスタート時ににおいて出力電圧オーバーシュートを防ぎ、突入電流を制限することができます。ソフトスタート時間は 4 ms に設定します。

$$C_{SS} = \frac{t_{SS_EXT} \times I_{SS_UP}}{0.6} = \frac{4 \text{ ms} \times 3.5 \mu\text{A}}{0.6V} = 23.3 \text{ nF}$$

$C_{SS} = 22 \text{ nF}$ の標準値を選択してください。

入力コンデンサの選択

少なくとも $22 \mu\text{F}$ のセラミック・コンデンサを PVIN ピンの近くに取り付ける必要があります。この例では、 $47 \mu\text{F}$ の X5R 16 V セラミック・コンデンサを 1 個使用することを推奨します。

推奨外付け部品

表 8. 出力電流 6 A の標準的アプリケーション用推奨外付け部品

f_{SW} (kHz)	V_{PVIN} (V)	V_{OUT} (V)	L (μ H)	C_{OUT} (μ F) ¹	R_{TOP} (k Ω)	R_{BOT} (k Ω)	R_C (k Ω)	C_C (pF)	C_{CP} (pF)
300	3.3	1	1.5	680 + 330	10	15	52.9	3300	134
	3.3	1.2	1.5	680 + 47	10	10	44.7	3300	111
	3.3	1.5	2.2	680	15	10	53.4	3300	89
	3.3	1.8	2.2	470 + 100	20	10	50.1	3300	85
	3.3	2.5	1.5	470 + 47	47.5	15	65.7	3300	61
	5	1	1.5	680 + 330	10	15	52.9	3300	668
	5	1.2	2.2	680 + 470	10	10	72.3	3300	64
	5	1.5	2.2	680	15	10	53.4	3300	89
	5	1.8	2.2	470	20	10	44.3	3300	85
	5	2.5	3.3	330 + 47	47.5	15	47.4	3300	267
600	3.3	1	2.2	3 × 100	10	2.21	32.1	3300	12
	3.3	1.2	0.6	330 + 47	10	15	45.5	1600	279
	3.3	1.5	0.82	330 + 47	10	10	54.6	1500	232
	3.3	1.8	0.82	2 × 100 + 47	15	10	29.4	1300	11
	3.3	2.5	0.6	2 × 100	20	10	28.0	1300	9
	5	1	0.82	470 + 100	10	15	66.9	1300	64
	5	1.2	0.82	330 + 47	10	10	54.6	1500	232
	5	1.5	1	330	15	10	62.2	1500	186
	5	1.8	1	2 × 100	20	10	28.0	1300	9
	5	2.5	1.5	100 + 47	47.5	15	39.0	1300	6
1200	3.3	1	0.33	2 × 100	10	15	31.2	680	8
	3.3	1.2	0.47	2 × 100	10	10	37.4	680	7
	3.3	1.5	0.47	100 + 47	15	10	35.4	680	5
	3.3	1.8	0.47	100	20	10	28.0	680	4
	3.3	2.5	0.33	100	47.5	15	39.0	680	3
	5	1	0.47	330	10	15	82.9	680	139
	5	1.2	0.47	2 × 100	10	10	37.4	680	7
	5	1.5	0.47	100 + 47	15	10	35.4	680	5
	5	1.8	0.6	100	20	10	28.0	680	4
	5	2.5	0.6	100	47.5	15	39.0	680	3
	5	3.3	0.6	100	10	2.21	51.4	680	2

¹ 680 μ F : 2.5 V、KEMET T520D687M2R5ATE010；470 μ F : 2.5 V、KEMET T520D477M2R5ATE006；330 μ F : 2.5 V、KEMET T520D337M2R5ATE006；220 μ F : 2.5 V、KEMET T520D227M2R5ATE007；330 μ F : 4 V、KEMET T520D337M004ATE006；100 μ F : 6.3 V、X5R、村田 GRM32ER60J107ME20；47 μ F : 6.3 V、X5R、村田 GRM32ER60J476ME20。 V_{OUT} は1.5 Vより高いこと。また、 C_{OUT} には4 Vのタンタル・コンデンサを使用すること。


プリント回路基板のレイアウトに関する推奨事項

ADP2165/ADP2166 の性能を最大限に引き出すには、適切な回路基板レイアウトが不可欠です。プリント回路基板（PCB）の不適切なレイアウトは出力の安定化を損なうほか、電磁干渉（EMI）性能や電磁両立性（EMC）を低下させます。PCB レイアウトの例を図 32 に示します。最適なレイアウトを行うには、以下のガイドラインに従ってください。

- アナログ・グラウンド・プレーンと電源グラウンド・プレーンを分離します。出力電圧分圧器部品など、グランド電位の影響に敏感なアナログ回路のグラウンド・リファレンスは、アナログ・グラウンドに接続してください。さらに、入力コンデンサや出力コンデンサなどの電源部品のグラウンド・リファレンスは、電源グラウンドに接続します。これらのグラウンド・プレーンは、ともに ADP2165/ADP2166 表面の金属露出パッドに接続します。
- 入力コンデンサ、インダクタ、出力コンデンサはできるだけ IC の近くに配置し、短いトレースを使用します。

- 大電流が流れるループの配線はできるだけ短く、かつできるだけ太くします。入力コンデンサ（インダクタ経由）、出力コンデンサ、入力コンデンサへ戻る電源グラウンド・プレーンからの大電流バスは、できるだけ短くします。そのために、入力コンデンサと出力コンデンサに共通の電源グラウンド・プレーンを使用してください。
- ADP2165/ADP2166 の金属露出パッドは、良好な放熱状態で消費電力を最大限に利用できるよう、面積の大きい銅プレーンに接続します。

帰還抵抗分圧回路は、ノイズを拾わないようにできるだけ FB ピンの近くに配置します。帰還抵抗分圧器のトップから出力までのトレースの長さは最小限に抑えるとともに、大電流トレースやスイッチング・ノードからできるだけ離し、ノイズを拾わないようしてください。外部からのノイズをさらに低減するには、FB トレースの両側にアナログ・グラウンド・プレーンを配置し、寄生容量を減少させるためにトレースをできるだけ短くします。



10986-422

図 32. 推奨 PCB レイアウト例

リファレンス・デザイン

リファレンス・デザインの詳細については図 33 から図 36 を参照してください。




図 33. 1.2 V、5 A/6 A、620 kHz のステップダウン・レギュレータ・アプリケーション（RT ピンはフロート状態）




図 34. 1.8 V、5 A/6 A のステップダウン・レギュレータ・アプリケーション（外部クロックを使用し 180°の位相差で 1.2 MHz に同期）





図 35. 3.3 V、5 A/6 A、1.2 MHz のステップダウン・レギュレータ・アプリケーション（トラッキング・モード）



10956-026

図 36. 固定出力、1.2 V、5 A/6 A、1.2 MHz のステップダウン・レギュレータ・アプリケーション

外形寸法




図 37. 24 ピン・リード・フレーム・チップ・スケール・パッケージ [LFCSP_WQ]
4 mm × 4 mm ボディ、超薄型クワッド
(CP-24-7)
寸法単位 : mm

オーダー・ガイド

Model ¹	Output Current (A)	Temperature Range	Output Voltage	Package Description	Package Option
ADP2165ACPZ-R7	5	-40°C to +125°C	ADJ	24-Lead LFCSP_WQ	CP-24-7
ADP2165ACPZ-1.0-R7	5	-40°C to +125°C	1.0 V	24-Lead LFCSP_WQ	CP-24-7
ADP2165ACPZ-1.2-R7	5	-40°C to +125°C	1.2 V	24-Lead LFCSP_WQ	CP-24-7
ADP2165ACPZ-1.5-R7	5	-40°C to +125°C	1.5V	24-Lead LFCSP_WQ	CP-24-7
ADP2165ACPZ-1.8-R7	5	-40°C to +125°C	1.8 V	24-Lead LFCSP_WQ	CP-24-7
ADP2165ACPZ-2.5-R7	5	-40°C to +125°C	2.5 V	24-Lead LFCSP_WQ	CP-24-7
ADP2165ACPZ-3.3-R7	5	-40°C to +125°C	3.3 V	24-Lead LFCSP_WQ	CP-24-7
ADP2165-EVALZ				Evaluation Board	
ADP2166ACPZ-R7	6	-40°C to +125°C	ADJ	24-Lead LFCSP_WQ	CP-24-7
ADP2166ACPZ-1.0-R7	6	-40°C to +125°C	1.0 V	24-Lead LFCSP_WQ	CP-24-7
ADP2166ACPZ-1.2-R7	6	-40°C to +125°C	1.2 V	24-Lead LFCSP_WQ	CP-24-7
ADP2166ACPZ-1.5-R7	6	-40°C to +125°C	1.5 V	24-Lead LFCSP_WQ	CP-24-7
ADP2166ACPZ-1.8-R7	6	-40°C to +125°C	1.8 V	24-Lead LFCSP_WQ	CP-24-7
ADP2166ACPZ-2.5-R7	6	-40°C to +125°C	2.5 V	24-Lead LFCSP_WQ	CP-24-7
ADP2166ACPZ-3.3-R7	6	-40°C to +125°C	3.3 V	24-Lead LFCSP_WQ	CP-24-7
ADP2166-EVALZ				Evaluation Board	

¹ Z = RoHS 準拠製品。