



Circuits from the Lab™ 実用回路は今日のアナログ・ミックスド・シグナル、RF回路の設計上の課題の解決に役立つ迅速で容易なシステム統合を行うために作製、テストされました。詳しい情報やまた支援については www.analog.com/jp/CN0187 をご覧ください

接続/参考にしたデバイス

ADL5502	450 MHz~6 GHz クレスト・ファクタ検出器
AD7266	差動/シングル・エンド入力、デュアル、同時サンプリング、2 MSPS、12 ビット、3 チャンネル SAR、AD コンバータ
ADA4891-4	低価格、クワッド、CMOS、高速、レール to レール・オペアンプ
ADP121	150 mA、低静止電流、15 ピン TSOT または 4 ボール WLCSP パッケージ収納、CMOS リニア・レギュレータ

高速、低消費電力、3.3 V 単電源の条件に最適なクレスト・ファクタ、ピーク、RMS RF 電力の測定回路

評価と設計支援

回路評価基板

CN-0187 回路評価基板(EVAL-CN0187-SDPZ)

システム・デモ用プラットフォーム(EVAL-SDP-CB1Z)

設計と統合ファイル

回路、レイアウト・ファイル、部品表

回路の機能とその利点

図 1 に示す回路は 450MHz ~ 6GHz の任意の周波数でのピークと rms 電力を約 45 dB の範囲で測定します。測定結果はノイズを避けるために差動信号に変換され、シリアル・インターフェースでリファレンス内蔵の 12 ビット SAR・ADC の出力からデジタル・コードとして出力します。簡単な 2 ポイント・キャリブレーションがデジタル領域で実行されます。




図 1. 高速、低消費電力、クレスト・ファクタ、ピーク、RMS 電力測定回路
(簡略化した回路：全ての接続及びデカップリングは示されていません。)

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。

※日本語資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

©2011 Analog Devices, Inc. All rights reserved.

Rev. 0

ADL5502 は変調信号のクレスト・ファクタ(CF)を高精度に決定する、エンベロープ検出と組み合わせた真の RMS(true rms) 電力検出器です。このデバイスは、10MHz 以上のエンベロープ帯域幅で 450MHz~6GHz の周波数範囲の高周波レシーバ/トランスミタ・シグナル・チェーンで利用できます。サンプリング・レートが低い ADC でもピーク・ホールド機能があるので、エンベロープの短いピークでも取り込むことができます。合計消費電流はわずか 3 mA @ 3 V です。

ADA4891-4 は高速、クワッド、CMOS オペアンプで、低価格にもかかわらず高性能になっています。消費電流は 3V でたった 4.4 mA/アンプです。このアンプは、真の単電源動作能力を備えており、入力電圧範囲は負側レールの下側 300 mV まで拡張されています。出力段もレール to レールになっており、出力電圧は各レールから 50mV 以内まで振れ、最大のダイナミック・レンジが得られます。低歪みでセトリング時間が速いので、このアプリケーションに最適です。

AD7266 は、単電源 2.7 V~5.25 V で動作する、デュアル、12 ビット、高速、低消費電力の逐次比較型 ADC で、最大 2 MSPS のサンプリング・レートが特長です。**AD7266** は 2 個の ADC を備えており、それぞれ前段に 3 チャンネルのマルチプレクサと、30MHz 超の入力周波数を処理できる低ノイズ広帯域トラック&ホールド・アンプが接続されています。消費電流は 3 V でわずか 3 mA です。**AD7266** はまた 2.5 V リファレンスを内蔵しています。

この回路は **ADP121** から出力する +3.3 V 単電源で動作します。**ADP121** は、2.3 V~5.5 V で動作し、最大 150 mA の出力電流で、低静止電流、低ドロップアウト(LDO)のリニア・レギュレータです。150 mA 負荷でのドロップアウト電圧は 135 mV と低いため効率が向上するとともに、広い入力電圧範囲にわたって動作可能になります。最大負荷時の静止電流が 30 μ A と小さい **ADP121** はバッテリー駆動のポータブル機器に最適です。

ADP121 には、1.2 V~3.3 V の範囲の各種出力電圧が用意されています。この製品は、小型 1 μ F のセラミック出力コンデンサで、安定動作するように最適化されています。**ADP121** は、最小のボード面積で優れた過渡性能を提供します。

短絡回路防止とサーマル過負荷保護回路は、悪条件での破損を防止します。**ADP121** は小型の 5 ピン TSOT または 4 ボール 0.4mm ピッチのハロゲン・フリー WLCSP パッケージに収納されており、多様なポータブル・アプリケーションに適應できるようにフットプリントが最小になっています。

回路の説明

測定する RF 信号を **ADL5502** に入力します。RF 入力端子で **ADL5502** の入力インピーダンスと並列に 1 つの 75 Ω の終端抵抗を接続する事により広帯域の 50 Ω マッチングが得られます。狭周波数帯域の使用により、より精度の高い抵抗性マッチングまたはリアクタンス・マッチングが得られます (**ADL5502** データシートの RF 入力インターフェース・セクションを参照)

ADL5502 に内蔵のフィルタ用コンデンサにより 2 乗した状態での平均値が得られますが、出力に多少の残留 AC が残ります。**W-CDMA** または **CDMA2000** のようなピーク to 平均比の高い信号の場合は **ADL5502** の VRMS・DC 出力に AC 残留電圧が出る可能性があります。波形のこれら低周波成分の影響を減少させるためには、多少の追加のフィルタリングが必要です。**ADL5502** に内蔵の平方領域フィルタ・コンデンサは 1 ピン (FLTR) と 2 ピン (VPOS) の間に C_{FLTR} コンデンサを接続する事により強化されます。VRMS 出力にコンデンサを追加する事により残留 AC をさらに減らす事ができます。内蔵の 100 Ω 出力抵抗と追加の出力コンデンサの組み合わせによりローパスフィルタを形成し、VRMS 出力の出力リップルを削減します (詳しくは **ADL5502** データシートの the Selecting the Square-Domain Filter and Output Low-Pass Filter セクションを参照してください)。

波形のピークを測定するために、コントロール・ライン (CNTL) を 1 次的にロジック・ハイに設定する必要があります (>1 μ S の間リセット・モード) そしてその後ロジック・ロー (ピーク・ホールド・モード) に戻します。この処理により、**ADL5502** は既知の状態に初期化されます。ピークを測定するためにデバイスを設定する時、入力 rms 電力とクレスト・ファクタ(CF)が変化しそうな期間にピーク・ホールド・モードをトグルする必要があります。

もし **ADL5502** がピーク・ホールド・モードで、CF が “ハイ” から “ロー” に変化するかまたは入力電力が “ハイ” から “ロー” に変わると、異常なピーク測定値が表示されます。**ADL5502** はピーク・ホールド・モードが駆動していて、入力電力または CF が高かった時生じた最高のピーク値を単純に出力し続けます。もし CNTL をリセットしなければ、PEAK 出力は信号の新しいピークを反映しません。

ADL5502 は約 3 mA の VRMS 出力電流を供給する能力があります。出力電流は内蔵の 100 Ω 直列抵抗を通して供給されます；従って負荷抵抗はすべてこの内蔵抵抗と電圧デバイダを形成する事になります。**ADL5502** の VRMS 出力の出力振幅を維持するために、高い抵抗性負荷を駆動する事をお勧めします。もしアプリケーション上で低抵抗負荷を駆動する必要がある場合は (公称変換ゲインを大きくしたい場合も同様に) バッファ回路が必要です。

PEAK 出力は 2 pF 負荷を駆動するように設計されています。**ADL5502** の PEAK 出力が駆動する容量負荷を小さくして、出力応答時間を損なわないようにする事をお勧めします。容量負荷が大きい場合の影響は得に立下り遷移時のエンベロープに追従する時見られます。エンベロープが立下り遷移の時、負荷容量は内蔵の 1.9 k Ω 負荷抵抗を通して放電します。もしさらに大きな容量負荷が避けられない場合は、その追加のコンデンサに対応するために PEAK 出力とグラウンドの間にシャント抵抗を接続して速く放電させる事ができます。このようなシャント抵抗はまた **ADL5502** の動作電流を大きくするのでその値は 500 Ω 以下にする必要があります。

回路の代表的な実測性能特性を図2~5に示します。




図2.実測 VRMS 出力対入力レベル (対数スケール)、450 MHz, 900 MHz, 1900 MHz, 2350 MHz, 2600 MHz, 電源+3.3 V




図3.実測 VRMS 出力対入力レベル (リニア・スケール)、450 MHz, 900 MHz, 1900 MHz, 2350 MHz, 2600 MHz, 電源+3.3 V




図4.実測 PEAK 出力対入力レベル (対数スケール)、450 MHz, 900 MHz, 1900 MHz, 2350 MHz, 2600 MHz, 電源+3.3 V




図5.実測 PEAK 出力対入力レベル (リニア・スケール)、450 MHz, 900 MHz, 1900 MHz, 2350 MHz, 2600 MHz, 電源+3.3 V

ターン・オン時間とパルス応答は平方領域フィルタ(C_{FLTR})とVRMS出力に接続した出力にシャントされるコンデンサの大きさに大きく影響されます。図6(ADL5502データシートから引用)は出力フィルタ容量0.1 μ Fで、平方領域フィルタ容量(C_{FLTR})が無い場合のRFINピンに印加したRFパルスに対する出力応答の図です。立下りエッジは得に出力にシャントされるコンデンサの容量に影響されます。




図6.各種RF入力パルス・レベルに対する出力応答、電源3V、周波数900MHz、平方領域フィルタ：開放、出力フィルタ0.1 μ F

出力にシャントされるコンデンサの容量と並列に抵抗を接続して、イネーブルとパルス応答の立下りエッジを改善することができます。追加抵抗は出力フィルタ容量の放電を助けます。この方法によりパワーオフ時間は短くなりますが、負荷抵抗を追加する事によりまた出力は低下します(ADL5502データシートのOutput Drive Capability and Bufferingセクションを参照してください)。図7(ADL5502データシートから引用)は並列1k Ω 抵抗を追加した事により得られた改善を示します。




図7.各種 RF 入力パルス・レベルに対する出力応答、電源 3V、周波数 900 MHz、平方領域フィルタ；開放、1kΩ と並列の出力フィルタ 0.1 μF

ADL5502 の rms 出力と PEAK 出力はユニティ・ゲイン・バッファを通過します。そしてこのユニティ・ゲイン・バッファはシングル・エンド出力を差動信号に変換する相互結合回路を駆動します。AD7266 に内蔵の+2.5 V リファレンス (DCAP A ピンと DCAP B ピンを介して) は他のユニティ・ゲイン・バッファと分圧器を通ります。これにより回路の同相電圧が+1.25 V に設定されます。

AD7266 は rms 出力と PEAK 出力の同時サンプルを実行し、データを 1 μs 応答時間以内に転送します。このデータは、1 つのシリアルデータ・ラインで送信されます。傾きとインターセプトはデバイスごとに変わるので、高精度を実現するには基板レベルのキャリブレーションを実施する必要があります。一般的に、キャリブレーションは、ADL5502 に 2 つの入力電力レベルを供給し、対応する出力電圧を測定することにより実施されます。キャリブレーション・ポイントは一般的に、デバイスのリニア動作範囲以内で選ばれます。最大適合直線は次の式を使って変換ゲイン (または傾き) とインターセプトを計算する事により特性化されます。

$$Gain = (V_{VRMS2} - V_{VRMS1}) / (V_{IN2} - V_{IN1}) \quad (1)$$

$$Intercept = V_{VRMS1} - (Gain \times V_{IN1}) \quad (2)$$

ここで:

V_{IN} は RFIN の rms 入力電圧です。

V_{VRMS} は VRMS での出力電圧です。

一度ゲインとインターセプトが計算されれば、実測した出力電圧に基づいて (未知の) 入力電力を計算できる式を記述することができます。

$$V_{IN} = (V_{VRMS} - Intercept) / Gain \quad (3)$$

理想の (既知の) 入力電力の場合には、実測データの法則適合性誤差を次のように計算することができます。

$$ERROR(dB) = 20 \times \log \left(\frac{V_{VRMS,MEASURED} - Intercept}{Gain \times V_{IN,IDEAL}} \right) \quad (4)$$

図 8 と図 9 は 25°C (ADL5502 がキャリブレーションされる温度) での VRMS 誤差と PEAK 誤差の図です。誤差がゼロではない事に注目してください。なぜなら ADL5502 はその動作領域以内でさえ完璧には理想のリニア公式に従わないからです。しかし、キャリブレーション・ポイントでの誤差は定義によりゼロに等しくなります。




図 8.実測 VRMS リニア誤差対入力レベル、450 MHz, 900 MHz, 1900 MHz, 2350 MHz, 2600 MHz, 電源 +3.3 V




図 9.実測 PEAK リニア誤差対入力レベル、450 MHz, 900 MHz, 1900 MHz, 2350 MHz, 2600 MHz, 電源+3.3 V

VRMS 出力と PEAK 出力の特性 (傾きとインターセプト) が分かった時、CF の計算が完了します。任意の波形のクレスト・ファクタの測定、計算は 3 段階で行います。最初に、未知の信号を RF 入力に供給し、対応する VRMS レベルを測定します。このレベルは図 10 に $V_{VRMS-UNKNOWN}$ として示されています。 $V_{VRMS-UNKNOWN}$ と式 3 を使って RF 入力 (V_{IN}) を計算します。




図 10. クレスト・ファクタの計算手順

次に、 V_{IN} を使って PEAK の CW リファレンス・レベル ($V_{PEAK-CW}$) を計算します (すなわち、入力波形が CW 信号の場合観察される出力電圧)

$$V_{PEAK-CW} = (V_{IN} Gain_{PEAK}) + Intercept_{PEAK} \quad (5)$$

最後に、PEAK の実際の大きさ ($V_{PEAK-UNKNOWN}$) を測定します。そこで、CF を次のように計算する事ができます。

$$CF = 20 \log_{10} (V_{PEAK-UNKNOWN} / V_{PEAK-CW}) \quad (6)$$

ここで $V_{PEAK-CW}$ は $V_{PEAK-UNKNOWN}$ と比較するリファレンス・ポイントとして使用されます。もし両方の V_{PEAK} 値が等しければ、図 11 に CW で示すように CF は 0 dB になります (ADL5502 データシートから引用)。ダイナミック・レンジ全体に渡り、計算した CF は 0 dB ライン付近を保ちます。同様に、CF が 3 dB、6 dB、9 dB の複雑な波形についても、計算値は正確に各々の CF レベルの付近を保ちます。




図 11. 各種波形の報告されたクレスト・ファクタ




図 12. CW 信号の実測クレスト・ファクタ対入力レベル、450 MHz、900 MHz、1900 MHz、2350 MHz、2600 MHz、電源 +3.3 V

この回路あるいは任意の高速回路の性能は適正な PCB レイアウトに大きく依存します。PCB レイアウトの中には電源パイパス、(必要に応じて) 特性インピーダンス・ライン、部品配置、信号配線、電源とグラウンド・プレーンが含まれます (しかし限定はされません)。 (PCB レイアウトに関するより詳しい情報については、[MT-031 Tutorial](#)、[MT-101 Tutorial](#)、と Analog Dialogue 「[高速プリント回路基板 レイアウトの実務ガイド](#)」をご参照ください)

この回路ノートのための完全な設計支援パッケージは <http://www.analog.com/CN0187-DesignSupport> に載っています。

バリエーション回路

RF 検出範囲がもっと狭いアプリケーションには rms 検出器 [AD8363](#) を使用する事ができます。AD8363 は、50 dB の検出範囲があり、最大 6 GHz の周波数で動作します。rms 検出の無いアプリケーションには、[AD8317/AD8318/AD8319](#) または [ADL5513](#) を使用する事ができます。これらのデバイスは各種の検出範囲を提供し、10GHz までの各種の入力周波数範囲があります (さらに詳しくは [CN-0150](#) を参照してください)

回路評価とテスト

この回路は回路基板 (EVAL-CN0187-SDPZ) とシステム・デモ用プラットフォーム (SDP) 評価基板の EVAL-SDP-CB1Z を使用します。2つの基板には、回路の性能の迅速な設定と評価を可能にする 120 ピン適合コネクタが使用されています。回路基板 (EVAL-CN0187-SDPZ) は (このノートに記述されているように) 評価対象の回路を含みます。そして回路基板 (EVAL-CN0187-SDPZ) からデータを取り込むために、SDP 評価基板を CN0187 評価ソフトウェアと共に使用します。

必要な装置

- USB ポートがあり Windows® XP または Windows Vista®(32-bit)または Windows® 7 (32-bit)対応の PC
- 回路評価基板 (EVAL-CN0187-SDPZ)
- 評価基板 (EVAL-SDP-CB1Z SDP)
- 評価ソフトウェア (CN0187)
- 電源電圧: +6 V または +6 V "AC アダプタ"
- RF 信号源
- SMA コネクタ付き同軸 RF ケーブル

評価開始にあたって

CN0187 評価ソフトウェア・ディスクを PC の CD ドライブに入れて評価ソフトウェアをロードしてください。"マイ コンピュータ"を使用して、評価ソフトウェア・ディスクを含むドライブを見つけ、Readme ファイルを開いてください。Readme ファイルに含まれているインストラクションに従って、評価ソフトウェアをインストールし、使用してください。

機能ブロック図

回路ブロック図についてはこの回路ノートの図 1 を、そして回路図については"EVAL-CN0187-SDPZ-SCH"pdf ファイルをご覧ください。このファイルは、[CN0187 Design Support Package](#) に含まれています。

セットアップ

回路基板(EVAL-CN0187-SDPZ)の 120 ピン・コネクタを評価 (SDP)基板(EVAL-SDP-CB1Z)の"CON A" と表示されたコネクタに接続してください。120 ピン・コネクタの末端にある穴を利用して 2 つの基板をしっかりと固定するためにナイロン製ハードウェアを使用する必要があります。適切な RF ケーブルを使用し、SMA RF 入力コネクタを介して RF 信号源を回路基板 (EVAL-CN0187-SDPZ) に接続してください。電源を "supply off" の状態で、+6 V 電源を基板の "+6 V" と "GND" と表示されているピンに接続してください。もし +6 V 用 "AC アダプタ"があれば、基板のバレル・ジャック・コネクタに接続して +6 V 電源電圧の代わりに使用する事ができます。SDP 基板と共に提供する USB ケーブルを PC の USB ポートに接続してください。注:この時にはまだ USB ケーブルを SDP 基板上のミニ USB コネクタに接続しないでください。

テスト

回路基板 (EVAL-CN0187-SDPZ) に接続した +6 V 電源 (または AC アダプタ) に電源を供給してください。評価ソフトウェアを立ち上げ、PC からの USB ケーブルを SDP 基板上の USB ミニ・コネクタに接続してください。アナログ・デバイセズのシステム開発プラットフォーム・ドライバがデバイス・マネージャにリストされていれば、ソフトウェアは SDP 基板と通信する事ができます。

一度 USB 通信が確立されれば、SDP 基板を使用して回路基板 (EVAL-CN0187-SDPZ) からのシリアル・データの送信、受信、取り込みを行う事ができます。

回路ノートのデータは Rohde & Schwarz の SMT-03 RF 信号源と Agilent E3631A 電源を使用して生成されました。信号源は図に示した周波数に設定しました。そして入力電力をステップ状に加え、1 dB 単位でデータを記録しました。

データ取り込みのための評価ソフトウェアの使用方法に関する情報と詳細は CN0187 評価ソフトウェアの Readme ファイルに載っています。

SDP 基板に関する情報は [SDP ユーザー・ガイド \(英語\)](#) に載っています。

さらに詳しくは

CN0187 Design Support Package

<http://www.analog.com/CN0187-DesignSupport>

SDP User Guide

http://www.analog.com/system_dev_platform

Analog Dialogue 39

[高速プリント回路基板 レイアウトの実務ガイド](#)

CN-0150 Circuit Note

[Software-Calibrated, 1 MHz to 8 GHz, 70 dB RF Power Measurement System Using the AD8318 Logarithmic Detector, Analog Devices.](#)

MT-031 Tutorial

[Grounding Data Converters and Solving the Mystery of "AGND" and "DGND", Analog Devices.](#)

MT-073 Tutorial

[High Speed Variable Gain Amplifiers \(VGAs\), Analog Devices.](#)

MT-077 Tutorial

[Log Amp Basics, Analog Devices.](#)

MT-078 Tutorial

[High Speed Log Amps, Analog Devices.](#)

MT-081 Tutorial

[RMS-to-DC Converters, Analog Devices.](#)

MT-101 Tutorial

[Decoupling Techniques, Analog Devices.](#)

[Whitlow, Dana. Design and Operation of Automatic Gain Control Loops for Receivers in Modern Communications Systems. Chapter 8. Analog Devices Wireless Seminar. 2006.](#)

データシートと評価ボード

[CN-0187 回路評価基板\(EVAL-CN0187-SDPZ\)](#)

[システム・デモ用プラットフォーム\(EVAL-SDP-CB1Z\)](#)

[AD5502 データシート/評価用基板](#)

[AD7266 データシート/評価ボード](#)

[ADA4891 データシート](#)

改訂履歴

4/11—Revision 0:初版

「Circuits from the Lab／実用回路集」はアナログ・デバイセス社製品専用で作られており、アナログ・デバイセス社またはそのライセンスの供与者の知的所有物です。お客さまは製品設計で「Circuits from the Lab／実用回路集」を使用することはできますが、その回路例を利用もしくは適用したことにより、特許権またはその他の知的所有権のもとでの暗示的許可、またはその他の方法でのライセンスを許諾するものではありません。アナログ・デバイセス社の提供する情報は正確でかつ信頼できるものであることを期しています。しかし、「Circuits from the Lab／実用回路集」は現状のまま、かつ商品性、非侵害性、特定目的との適合性の暗示的保証を含むがこれに限定されないいかなる種類の明示的、暗示的、法的な保証なしで供給されるものであり、アナログ・デバイセス社はその利用に関して、あるいは利用によって生じる第三者の特許権もしくはその他の権利の侵害に関して一切の責任を負いません。アナログ・デバイセス社はいつでも予告なく「Circuits from the Lab／実用回路集」を変更する権利を留保しますが、それを行う義務はありません。商標および登録商標は各社の所有に属します。