



Analog Dialogue


《模拟对话》合订本2014-2015




第47卷第1期




第47卷第2期



第47卷第3期




第47卷第4期




第48卷第1期



第48卷第2期



第48卷第3期



第48卷第4期

《模拟对话》(Analog Dialogue)是ADI公司的技术杂志，
主要讨论关于模拟、数字和混合信号处理的产品、应用、技术及技巧。

目录

Analog Dialogue 第47卷第1期	3
Analog Dialogue 第47卷第2期	34
Analog Dialogue 第47卷第3期	61
Analog Dialogue 第47卷第4期	80
Analog Dialogue 第48卷第1期	111
Analog Dialogue 第48卷第2期	140
Analog Dialogue 第48卷第3期	161
Analog Dialogue 第48卷第4期	192

Analog Dialogue

本期介绍

- 2 编者寄语，新产品简介
- 3 ADI工程大学—为什么应该加入
- 8 轻松使用HDMI：HDMI-VGA和VGA-HDMI转换器
- 13 成功实现高性能数字无线电
- 18 放大器建模为模拟滤波器可提高SPICE仿真速度
- 23 将降压调节器转换为智能可调光LED驱动器
- 27 了解放大器噪声对于ADC信号链总噪声的影响
- 30 向Dan Sheingold致敬

INFORMATION INTERFACE

CHANNEL DETECTION

ERROR CORRECTION

CHANNEL DECODING

HEADLINE 2

CHANNEL DETECTION

CHANNEL DECODING

POST PROCESSING



所有ADI产品数据手册都可在www.analog.com/zh网站查到，只需在搜索框中输入产品型号即可。

本期介绍

ADI工程大学—为什么应该加入

ADI工程大学计划提供了学习模拟电路知识的优良资源。教材、视频授课和实验能够以高标准传授模拟理论，培养学生的好奇心；虚拟教室便于进行国际交流、解答问题和远程协助；硬件设计平台鼓励学生积极创新。(第3页)

轻松使用HDMI：HDMI-VGA和VGA-HDMI转换器

消费电子市场已将高清多媒体接口(HDMI)技术运用于电视、投影仪和其它多媒体设备。本文说明先进的硅解决方案和灵巧的软件如何帮助实现HDMI-VGA和VGA-HDMI转换器，从而为熟悉视频应用的工程师提供一种简单的模拟视频与数字视频相互转换的方法。(第8页)

成功实现高性能数字无线电

无线电广播正在朝数字化方向发展，为收听者提供更清晰的接收效果、更大的覆盖区域、更高的音质和更多的内容，并且提高访问和收听节目的灵活性。使用与模拟无线电相同的带宽，只需数字化内容并进行压缩，然后通过数字方式进行广播，即可实现这些改进。(第13页)

放大器建模为模拟滤波器可提高SPICE仿真速度

放大器的仿真模型通常是利用电阻、电容、晶体管、二极管、独立和非独立的信号源以及其它元件或作为s域传递函数来实现的。本文介绍了一种方法，将放大器建模为二阶模拟滤波器，提供快得多的时域仿真，特别适用于高带宽放大器。(第18页)

将降压调节器转换为智能可调光LED驱动器

凭借使用寿命长和功耗低的优势，LED有望改变整个照明行业，但它的快速采用面临的主要障碍是LED本身的成本居高不下。在设计合理的系统中，LED的每美元产品成本能够可靠地产生更高亮度，从而降低总体灯具成本，我们能够以远高于设备指定值的电流来驱动LED。(第23页)

了解ADC信号链中放大器噪声对总噪声的贡献

将ADC的模拟输入驱动到额定满量程输入电压时，ADC提供最佳性能，但最大可用信号往往与额定电压不同，可能需要调整。用于满足这一要求的器件之一是可变增益放大器(VGA)。了解VGA如何影响ADC的性能，将有助于优化整个信号链的性能。(第27页)

向Dan Sheingold致敬

2013年2月1日，Dan Sheingold在担任《模拟对话》编辑长达44年之后退休。但他并不会离开我们这个大家庭。Dan将担任名誉编辑一职，继续为我们的期刊做出贡献。在《模拟对话》的47年历史上，只有三个人曾经担任编辑：Ray Stata、Dan Sheingold以及自2001年以来担任出版人兼总编辑的本人Scott Wayne。让我们共同向Dan致以最美好的祝愿。我们将会努力保持他的高质量标准。(第30页)

Scott Wayne [scott.wayne@analog.com]

1月

降压、20 V、6 A同步DC-DC稳压器 ADP2386
降压、36 V、1 A同步DC-DC稳压器 ADP2442

2月

Σ - Δ 型、4通道、汽车音频系统ADC ADAU1977
4.5 GHz、双通道超高数据速率差分放大器 ADL5566
高速、低噪声、低功耗运算放大器 ADA4895-1
12位、180 MSPS四通道波形发生器DAC AD9106
视频、10位、SDTV、差分输入解码器 ADV7182
16位 $\pm 0.25^\circ\text{C}$ 精度数字温度传感器 ADT7320/ADT7420
5电极ECG系统模拟前端 ADAS1000-1
DC-DC转换器2通道数字隔离器 ADuM521x
4通道数字隔离器开关稳压器 ADuM447x
165 MHz低功耗HDMI接收器 ADV7610
集成低端驱动器、4 A、20 V降压稳压器 ADP2380

3月

1.65 GHz时钟扇出缓冲器 AD9508
低成本160 dB范围对数转换器 ADL5303
立体声PDM至I2S或PDM至TDM转换器 ADAU7002
14位、180 MSPS波形发生器DAC AD9102
11/14位、5.6 GSPS RF DAC AD9119/AD9129
LED、高效8串LCD背光驱动器 ADD5201
DC-DC转换器2通道数字隔离器 ADuM621x

Analog Dialogue

模拟对话杂志(www.analog.com/zh/analogdialogue)是ADI公司于1967年创办的技术杂志，至今已经连续出版46年，主要讨论有关模拟信号、数字信号和混合信号处理产品、应用、技术和技巧。模拟对话杂志提供两种版本。在线版每月发行一期，印刷版每年发行四期，印刷版和电子版作为对在线版中技术文章的定期回顾和汇集。在线版的内容包括：技术文章；近期应用笔记、新产品简介、在线研讨会和教程、已发表文章等及时信息；以及“集锦”栏目，其中包括从ADI网站(www.analog.com/zh)获得重要相关信息的通用链接网址。感兴趣的读者也可以至Analog Dialogue档案库www.analog.com/library/analogdialogue/china/archives.html查阅自1967年第1卷第1期创刊至今的每期存档，包括三期纪念特刊。如需订阅，请访问www.analog.com/library/analogdialogue/china/subscribe.html。欢迎提出您的宝贵意见：Facebook: www.facebook.com/analogdialogue；模拟对话博客: analogdiablog.blogspot.com；电子邮件: dialogue.editor@analog.com、编辑Dan Sheingold, [dan.sheingold@analog.com]或出版人兼总编辑Scott Wayne, [scott.wayne@analog.com]。

ADI工程大学—为什么应该加入

作者：Ryan Fletcher和Scott Wayne

简介

ADI公司在整个发展历程中始终致力于教育培训，他们拥有经过严格培训的应用工程师以及在线EngineerZone社区，还提供丰富的教材、电路笔记和杂志文章，充分体现了公司在这方面的努力。遗憾的是，在当今一切数字化的时代，很多大学生感觉数字电子更加时髦和令人兴奋，而模拟电子似乎枯燥乏味且已经过时。更糟糕的是，很多大学课程是根据学生的兴趣量身打造的，增加了数字技术方面的课程内容，同时忽视了模拟设计技能。

但模拟技术仍然占据着主导地位。光、声、温度、压力和加速度都是模拟量，因此模拟传感器、信号调理和数据转换器始终都是必需的。此外，虽然广播通信正在逐渐步入数字领域，但它们的射频信号需要模拟接收机、发射机和低噪声放大器。另外，随着能源效率和“绿色”地球变得日益重要，对模拟电源管理技术产生了前所未有的需求。

模拟技术正处于蓬勃发展阶段，而非日渐衰落。事实上，在很多先进的高清电视中，模拟电路的使用甚至多于传统模拟电视；心脏监护设备使用精密模拟信号处理来检测噪声中嵌入的小信号；现代手机需要模拟电源管理电路来延长电池续航时间；汽车在电子稳定系统中使用微机电系统(MEMS)加速度计和陀螺仪；卫星通信使用射频发射机在模拟世界中广播数字信号。因此，模拟技术并未过时，它当前的需求量超过以往任何时候。

ADI公司认识到大学课程与行业对模拟电路设计技术的需求存在着差距，因此在2012年3月宣布推出其工程大学计划。该计划旨在彻底革新工程学生学习模拟电路设计的方式，为工程学生和教授提供经济实惠的便携模拟设计套件，让他们能够试验先进技术，随时随地构建和测试实际模拟电路，从而增强他们的教学体验。

除了工程学生之外，工程大学计划还非常适合在职工程师，他们可能非常精通软件开发或数字技术，但感觉自己缺乏模拟电路设计的某些基础知识。该计划也适合想要加强对模拟电路的理解的技术人员，以及希望掌握新设计技能的发烧友和发明人。

这项全面计划提供教材，内容包括练习、实验和课后作业，另外提供用于控制、模拟和分析的软件，以及支持动手学习的设计套件。在线社区可以促进学生、教授和在职工程师之间的沟通交流。截止2013年1月，第一学期课程“电路1”已经推出。今后的课程，包括“电路2”、“电子1”和“电子2”，也正在编写中。

教材

精心编排的教材包括课后作业和实验。每个章节开头都提供介绍和目标列表。为读者编写的示例和练习穿插在整个教材中，部分总结可以巩固已学课程。第一学期课程—真实模拟：电路1—包括12个章节(另以一系列视频和可下载授课幻灯片的方式提供)：

1. 电路分析基础知识

本章介绍以下内容：电压、电流和功率的基本概念；基本电路元件，包括理想的电源和电阻；各种分析技术，例如基尔霍夫的电压和电流定律、欧姆定律。实验会提供实际行为的第一点提示：电阻围绕理想电阻值变化，还会介绍模拟电路的第一个实际应用：使用热敏电阻测量温度。




图1. 第1章实验：日间照明电路

2. 电路简化

本章采用第1章介绍的技术来分析电阻的串联和并联组合，以及它们用作分压器和分流器的情形。非理想电源和非理想测量器件提供实际行为的更多示例。




图2. 第2章课后作业：查找等效电阻Req，以及电源提供的电流

3. 节点和网格分析

本章介绍电路节点和网格的概念—包括参考节点、从节点、超级节点和约束网格，提供分析电路电压和电流的简单方法。




图3. 第3章的范例显示参考节点和超级节点

4. 系统和网络定理

本章介绍进行电路分析的系统级方法，将概念电路表示为具有输入和输出的实际系统。本章定义线性度的数学概念，解释如何使用叠加来分析线性系统，还介绍强大的戴维宁和诺顿定理，它让复杂电路能够作为更加简单的等效电路建模。实验演示功率如何从电源传输到负载，以及如何匹配负载以实现最大能量传输。




图4. 第4章曲线图显示负载电源和负载电阻的关系

5. 运算放大器

本章介绍运算放大器(op amp)，顾名思义，它们的功能是执行数学运算，例如加法、积分和求幂。本章首先介绍理想行为，它让我们能够简单地分析反相、同相和差分电路，随后本章还解释了实际行为的效应，包括有限增益、有限输出阻抗、非零输入阻抗和非零失调电压。实验使用运算放大器来改进温度测量系统。




图5. 第5章实验框图：温度测量系统设计

6. 储能元件

本章介绍电感和电容及其充当的储能元件角色，以及它们的实际行为。前几章介绍的所有电路可以使用代数公式进行分析，而这些动态电路元件由差分方程决定。教材定义了瞬态和稳态响应，以及多个数学概念，例如单位阶跃函数和衰减式指数函数。实验将生成和观察随时间变化的波形。




图6. 第6章的电路显示电感的非理想模型

7. 一阶电路

本章介绍一阶电路—这些电路包括单个独立储能元件，用一阶差分方程描述特性。本章分析了包含电阻器和单个电容或电感的电路的自然响应，以及它们对输入电压或电流的步进改变的响应。实验演示如何测量有源RC电路的时间常数和阶跃响应。




图7. 第7章的控制面板展示触发时间和电平

8. 二阶电路

本章在前一章演示的概念基础上进行了扩展，以分析二阶电路—这些电路包括两个独立储能元件，用二阶差分方程描述特性。一阶电路的阶跃响应随时间成指数规律衰减，而二阶电路的阶跃响应可能振荡，因此本章将介绍自然频率和阻尼比的概念，并将它们与电路的上升时间、过冲和稳态响应关联起来。实验测量RLC电路的阶跃响应，并分析为什么实际行为与理想计算存在差别。




图8. 第8章的插图显示 $\sin \omega t$ 、 $\cos \omega t$ ，和 $e^{j\omega t}$ 之间的关系

9. 状态变量模型简介

本章介绍状态变量模型，它使用电容两端的电压和通过电感的电流，确定系统的状态。该状态可完全确定系统在每个时刻的特征，从而随时了解系统状态，后续时间的系统输入让我们确定任何后续时间的输出。本章介绍状态变量建模如何实现数值模拟以确定系统响应。本章的实验将测量结果与MATLAB®或Octave模拟进行比较。

$$\begin{bmatrix} \dot{x}_1(t) \\ \dot{x}_2(t) \\ \dot{x}_3(t) \end{bmatrix} = \begin{bmatrix} 0 & 0 & -1/L_1 \\ 0 & -R/L_2 & 1/L_2 \\ 1/C & -1/C & 0 \end{bmatrix} \begin{bmatrix} x_1(t) \\ x_2(t) \\ x_3(t) \end{bmatrix} + \begin{bmatrix} 1/L_1 \\ 0 \\ 0 \end{bmatrix} u(t)$$

图9. 第9章的矩阵代数演示第三方电路的状态变量分析

10. 稳态正弦分析

本章重点介绍具有正弦输入的动态系统的稳态行为，忽略系统的瞬态响应。本章展示如何以复杂指数和相量形式表示正弦信号，并对阻抗和导纳进行定义，还解释系统的频率响应如何表示输入和输出信号之间的关系。实验测量放大器电路的增益和相位。




图10. 第10章的曲线图显示系统对双音输入信号的响应

11. 频率响应和滤波

本章说明如何将系统的频率响应用作一种设计和分析工具，以及如何以信号频率成分来表示信号。本章介绍信号调理的概念，侧重于低通和高通滤波器，还演示波特图如何能够显示系统的幅度和相位行为。实验包括音频应用的MEMS麦克风的输出调理，以及用于测量机械应力的振动传感器的输出。




图11. 第11章实验项目的振动传感器

12. 稳态正弦功率

本章涵盖使用正弦信号的功率传输，还介绍瞬时、平均和无功功率的概念。然后还介绍如何校正感性负载功率因数。




图12. 第12章的曲线图显示瞬时功率信号的分量

硬件

除了理论之外，教材还提供实际电路，讨论非理想情况，通过实验练习提供动手尝试，但真正的乐趣来自设计套件。Analog Discovery™设计套件提供2通道示波器、2通道任意波形发生器、16通道逻辑分析仪、16通道模式发生器、2通道电压表、网络分析仪以及两个电源，从而形成完整的、便携的USB电源模拟设计实验，让学生能够在产生想法时随时随地进行试验。



图13. Analog Discovery设计套件

该设计套件与**模拟部件套件**配对使用，后者包括电阻、电容、二极管、晶体管、传感器、运算放大器、转换器、稳压器等，另外还有无焊试验板、螺丝刀和分类引脚线路。



图14. 模拟部件套件

设计套件使用**WaveForms™**，它是一款功能强大的虚拟仪器套件，为每种仪表提供简洁易用的图形界面，让用户能够轻松地获取、存储、分析、生成和重复使用模拟和数字信号。



图15. Waveforms软件

学生的看法

在一个学生项目中，我正在构建一种设备的原型，用于自动蒸发浴室镜子上的冷凝物。在这个过程中，我使用了ADI工程大学的组件，包括Analog Discovery设计套件、WaveForms软件、模拟部件套件和在线教材。该计划的大量丰富资源对我从事的项目具有无可衡量的价值，必然也会吸引其他工程学生的极大关注。感兴趣的学生可

在任何地点轻松地访问、发送和查看计划的免费在线教材。Analog Discovery和**Electronics Explorer**硬件设计平台让学生能够在任何地点使用传统实验室的功能。对我而言，这种多功能性激发了学生对模拟电路的兴趣，同时鼓励他们进行创新，在瞬间激发电路开发灵感。掌握这些强大的资源之后，学生能够进行探索研究，以满足他们的极大好奇心，同时补充在课堂上学习的知识。

在线课程教材就是该计划最具吸引力的一部分资源。Real Analog教材论述的主题是从电气工程师的角度传授的，对于这些以往由学术型作者编写的主题，他们可以提供独到的见解。发音清晰的视频授课和PowerPoint幻灯片可为书面教材提供补充；分步实验练习利用实际应用，培养必备的动手技能。ADI工程大学课件免费在线提供，非常适合为现有课程内容提供补充，也可作为优良的独立学习资源。

在线课程教材可以启发学生学习知识，但最实用的资源也许还是通过**虚拟教室**提供的资源。在这个开放论坛中，任何人都可以提出有关课程教材、技术练习或设计平台的问题。虚拟教室是ADI工程大学计划的一个重要部分，而其他大多数教育项目现在不提供这种形式。该社区由ADI公司的专业人员进行定期监控，旨在鼓励学生之间的协作。它能够促进全球交流，同时提供及时的问题解答，从而提升很多学生的效率。

对于我而言，该计划最实用的部分是Analog Discovery设计套件。利用这个平台，结合免费的WaveForms软件，我从计算机同时实施了示波器、任意波形发生器和电源，从而能够快速轻松地开始电路设计。图16显示在我的PC上运行的上述功能的屏幕截图。虽然没有在我的这个项目中使用，但该设计套件还提供其他众多功能，包括逻辑分析仪、模式发生器、静态I/O、电压表和网络分析仪。凭借该设备的便携性和易用性，学生的创意和创新不再只限于传统实验室的范围，而是可以带到宿舍、公共区域甚至家中。包括硬件在教育项目中是非常罕见的，它是一个极其新颖的创意，可将实际设计技能与理论学习结合在一起。我强烈推荐可选的模拟部件套件，事实证明它是极为实用的，为我节省了订购部件的时间，并且避免了诸多麻烦。




图16. 从计算机运行示波器、任意波形发生器和电源

图17显示Analog Discovery设计套件如何让实验功能能够在任何地点使用, 甚至包括厨房餐桌。实验工具的这种使用便利性, 可以鼓励学生更有创意地应用知识, 学习在课堂上无法传授的调试技术和其他技能。凭借便携性和易用性, 该设计套件为学生提供了一种应用知识的简易工具。




图17. Analog Discovery让实验在任何地点使用, 甚至包括厨房餐桌

与所有教育项目相同, ADI工程大学计划也具有自身的优势和不足。首先介绍它的优势, 该课件易于访问, 而且完全免费。在线教材的编写者完全了解课程内容, 因而不会出现太多混淆和曲解。理论和实际应用相结合, 使得阅读和动手学习近乎完美地结合在一起。此外, 在线课程结合采用多种形式帮助我们充分理解主题, 包括视频讲课、PowerPoint幻灯片、教材以及巩固学习效果的课后作业, 让计划成为学习模拟电路的优良资源。

但是, 该计划仍然存在有待改进之处。课后作业缺乏足够的数量和深度, 无法提供对教程的更深理解, 虚拟教室缺乏参与度。教材中存在少许格式不一致和语法错误, 虽然它们不会妨碍教材的信息传达。最后, 为了避免混乱, **Digilent®**应该包括有关下载WaveForms的说明, 另外Analog Discovery套件应该附带一份手册(我需要知道下载哪个软件, 还要搜索解释套件完整用法的文档)。

现在向对感兴趣的读者介绍一下我的项目, 这种设备使用家庭制作的洁净薄膜加热器蒸发浴室镜子上的冷凝物, 它使用**AD22100**温度传感器来感应相对湿度和温度, 使用带有比较器和简单晶体管逻辑的电路来控制加热器。图18显示了试验板, 用于构建电路原型和调试电路、测试电压和模拟传感器输入。事实证明ADI工程大学是极有价值的学习工具; 今后, 我还计划使用更多在线课程教材来学习电路。




图18. 试验板上的原型电路

结论

ADI工程大学计划提供了学习模拟电路知识的优良资源。教材、视频授课和实验能够以高标准传授模拟理论, 培养学生的好奇心; 虚拟教室便于进行国际交流、解答问题和远程协助; 硬件设计平台具有出色的功能, 鼓励学生积极创新。

参考文献

[Revolutionizing How Engineering Students Learn Analog Circuit Design.](#)

ADI公司大学计划视频

作者简介

Ryan Fletcher [rfletcher@wpi.edu]是麻省伍斯特理工学院数学学院的学生, 其研究方向包括电气和机器人工程、数学和商业。他是多家俱乐部的会员, 包括辩论、极限飞盘和休闲滑雪。在业余时间, Ryan还喜欢自行车、山地车和单板滑雪。



Scott Wayne [scott.wayne@analog.com]于1978年加盟ADI公司担任设计工程师。在成为《模拟对话》职员之前, 他使用模块、混合和单芯片技术, 设计了众多精密模数和数模转换器。Scott拥有麻省理工学院的电气工程学士学位(BSEE), 并通过该校的edX计划继续深造。他撰写过多篇论文并拥有两项专利。在闲暇时间, Scott喜欢徒步旅行、骑自行车和皮艇。



轻松使用HDMI：HDMI-VGA和VGA-HDMI转换器

作者：Witold Kaczurba和Brett Li

在消费电子市场，电视、投影仪和其它多媒体设备纷纷采用高清多媒体接口(HDMI[®])技术，使得HDMI成为全球公认的接口。相信不久之后，所有多媒体设备都需要配备该接口。HDMI接口在家庭娱乐中已经广为流行，近来在便携式设备和汽车信息娱乐系统中，它也日渐风行。

实现标准化多媒体接口是竞争高度激烈的消费电子市场的必然要求，上市时间对于该市场而言至关重要。除了提高市场认可度以外，采用标准接口还能大大改善投影机、DVD播放机、高清电视以及不同制造商生产的其它设备之间的兼容性。

然而，在某些工业应用中，从模拟视频向数字视频过渡所需的时间比消费电子市场要长，许多设备尚未采用新的数字方法来发送合成音视频数据。这些设备仍然使用模拟信号作为唯一的视频传输途径，原因可能是特殊市场或应用有特定要求。例如，对于投影机，有些客户仍然偏好使用视频图形阵列(VGA)电缆，而其它一些客户则使用音频/视频接收器(AVR)或媒体盒作为集线器，将一条HDMI电缆连接到电视，而不是一组凌乱且不美观的电缆，如图1所示。




图1. 媒体盒将模拟信号转换为HDMI

新使用者可能认为HDMI是一种相对较复杂的标准，需要经过验证的软件驱动器、互通性和兼容性测试，从而保证一种设备与其它各

种设备结合使用时能够正常工作。这似乎有点难以把握，遇到新技术时常常会发生这种情况。

然而，先进的半导体技术正在解决这些难题，模拟域和数字域均实现了改进，包括通过更高性能的模块来均衡较差的差分信号，以及利用更复杂的算法来减少软件开销和纠正位错误。

本文说明先进的半导体解决方案和灵巧的软件如何帮助实现HDMI。两种基本器件——HDMI-VGA (“HDMI2VGA”)和VGA-HDMI (“VGA2HDMI”)转换器——为熟悉视频应用的工程师提供一种简单的模拟视频与数字视频相互转换的方法。

虽然HDMI已成为事实上的高清视频接口，但VGA仍是笔记本电脑上最常用的接口。本文还会说明如何使这两种接口互通。

HDMI应用和视频标准简介

HDMI接口利用最小差分传输信号(TMDS)线传输包形式的视频、音频和数据。除了这些多媒体信号以外，接口还包括显示器数据通道(DDC)信号，用于交换扩展显示识别数据(EDID)和高带宽数字内容保护信息(HDCP)。

此外，HDMI接口还可以配备消费电子控制(CEC)、音频回授通道(ARC)和家庭以太网通道(HEC)。由于这些不是本文所述应用的重要部分，本文将不予讨论。

EDID数据包括一个128字节(VESA—视频设备标准协会)或256字节(CEA-861—消费电子协会)数据模块，用于说明视频接收器(Rx)的视频和(可选)音频能力。EDID由视频源(播放器)利用I²C协议通过DDC线从视频接收器读取。视频源必须发送视频接收器支持的且列于EDID中的首选或最佳视频模式。EDID可能还包含关于视频接收器音频能力的信息，以及支持的音频模式列表和相应的频率。VGA和HDMI均有DDC连接，用以支持视频源与接收器之间的通信。EDID的前128字节可以由VGA和HDMI共享。根据ADI公司HDMI兼容性测试(CT)实验室的经验，EDID的前128字节更容易出错，因为一些工程师不熟悉HDMI规范的严格要求，而且大多数文章都是侧重于EDID扩展模块。

表1显示了EDID前128个字节中容易出错的部分。有关EDID前128个字节之后的CEA扩展模块设计的详细信息，请参阅CEA-861规范。

表1. EDID简介

地址	字节	描述	注释
00h	8	表头：(00 FF FF FF FF FF FF 00)h	必须有的固定模块表头
08h	10	供应商和产品标识	
08h	2	ID制造商名称	Microsoft®发布的三个压缩ASCII字符
12h	2	EDID结构版本和修订	
12h	1	版本号：01h	固定
13h	1	修订编号：03h	固定
18h	1	功能支持	诸如电源管理和颜色类型之类的功能。位1应置1。
36h	72	18字节数据模块	
36h	18	首选时序模式	表示一种能够支持产生最佳质量屏幕图像的时序。对于大多数平板显示器，首选时序模式是平板的原生时序。
48h	18	详细时序#2或显示器描述符	表示详细时序，也可以用作显示器描述符。显示器描述符应使用两个字，一个用作监视范围限值，一个用作监视名称。详细时序模块应在显示器描述符模块之前。
5Ah	18	详细时序#3或显示器描述符	
6Ch	18	详细时序#4或显示器描述符	
7Eh	1	扩展模块数N	随后的128字节EDID扩展模块的数量。
7Fh	1	校验和	此EDID模块中所有128字节的1字节和应等于0。
80...		模块映射或CEA扩展	

VGA和HDMI的时序格式由上述两个标准设置组分别定义：VESA和CEA/EIA。VESA时序格式的定义参见“VESA监视时序和协同视频时序标准”；HDMI时序格式的定义参见CEA-861。VESA时序格式包括主要用于PC和笔记本电脑的标准，如VGA、XGA、SXGA等。CEA-861描述电视和增清/高清显示器所用的标准，如480p、576p、720p和1080p等。在这些时序格式中，只有640 × 480p @ 60 Hz这一种格式是强制性的，为VESA和CEA-861标准所共有。PC和电视均必须支持这种模式，因此本例使用该模式。表2比较了一般支持的视频标准。详细数据请参阅相应的规范。

表2. 最常用的VESA和CEA-861标准(p = 逐行; i = 隔行)

VESA (显示器监视时序)	CEA-861
640 × 350p @ 85 MHz	720 × 576i @ 50 Hz
640 × 400p @ 85 Hz	720 × 576p @ 50/100 Hz
720 × 400p @ 85 Hz	640 × 480p @ 59.94/60 Hz
640 × 480p @ 60/72/75/85 Hz	720 × 480i @ 59.94/60 Hz
800 × 600p @ 56/60/72/75/85 Hz	720 × 480p @ 59.94/60/119.88/120 Hz
1024 × 768i @ 43 Hz	1280 × 720p @ 50/59.94/60/100/119.88/120 Hz
1024 × 768p @ 60/70/75/85 Hz	1920 × 1080i @ 50/59.94/60/100/200 Hz
1152 × 864p @ 75 Hz	1920 × 1080p @ 59.94/60 Hz
1280 × 960p @ 60/85 Hz	1440 × 480p @ 59.94/60 Hz
1280 × 1024p @ 60/75/85 Hz	1440 × 576p @ 50 Hz
1600 × 1200p @ 60/65/70/75/85 Hz	720(1440) × 240p @ 59.94/60 Hz
1920 × 1440p @ 60/75 Hz	720(1440) × 288p @ 50 Hz

应用和部分要求简介

HDMI2VGA和VGA2HDMI转换器的重要要求是确保视频源发送的信号符合正确的视频标准。这是通过提供一个具有适当EDID内容的视频源来实现的。一旦收到，就可以将正确的视频标准转换为最终HDMI或VGA标准。

图2和图3中的功能框图显示了HDMI2VGA和VGA2HDMI转换的相应过程。HDMI2VGA转换器假设HDMI Rx内置EDID。




图2. 具有音频提取功能的HDMI2VGA转换器




图3. VGA2HDMI转换器

工作原理

VGA2HDMI: VGA源从接收器读取EDID内容，利用DDC线路通道获取支持的时序列表，然后视频源开始发送视频流。VGA电缆具有RGB信号和独立的水平(HSYNC)与垂直(VSYNC)同步信号。下游VGA ADC锁定HSYNC以重新产生采样时钟。VGA解码器将输入的水平同步信号与时钟对齐。

数据使能(DE)信号指示视频的有效区域。VGA ADC并不输出此信号，它是HDMI信号编码的强制要求。DE的逻辑高电平部分表示有效像素，或者说视频信号的可视部分。DE的逻辑低电平部分表示视频信号的消息隐部分。




图4. 水平DE生成




图5. 垂直DE生成

DE信号对于产生有效HDMI流至关重要。如果没有DE信号，可以通过HDMI发送器(Tx)来补偿，它能重新生成DE信号。现代HDMI发送器可以利用若干参数设置，如HSYNC延迟、VSYNC延迟、有效宽度和有效高度等，从HSYNC和VSYNC输入产生DE信号(如图4和图5所示)，确保兼容HDMI信号传输。

HSYNC延迟定义从HSYNC前沿到DE前沿的像素数。VSYNC延迟定义VSYNC和DE前沿之间的HSYNC脉冲数。有效宽度表示有效水平像素数，有效高度表示有效视频的行数。DE生成功能也可用于显示功能，例如使有效视频区域处于屏幕的中央。

显示位置调整是VGA输入的强制要求。数字化模拟输入信号的第一个和最后一个像素不得靠近任何HSYNC/VSYNC脉冲或与之重合。DE信号低电平期间(如垂直或水平消隐间隔)用于发送额外的HDMI数据和音频数据包,不得违反要求。ADC采样阶段可能会引起这种不对齐现象。屏幕可视区域中的黑条可能意味着有效区域不对齐。对于复合视频广播信号(CVBS),此现象可通过扫描5%到10%进行校正。

VGA旨在显示整个有效区域,不落下任何区域。画面不会过扫描,因此显示位置调整对于VGA转HDMI很重要。最佳情况下,黑条可以被自动识别,图像可以自动调整到最终屏幕的中央,或者根据回读信息手动调整。如果VGA ADC连接到后端定标器,有效视频将能正确地与整个可视区域重新对齐。

然而,使用定标器解决有效视频区域不对齐问题会提高设计成本及相关风险。例如,利用定标器和视频图案,有效区域内一个小白框周围的黑色区域可能会被视为无用条而予以消除。黑色区域消除后,白框就变为纯白色背景。另一方面,半白半黑图像会产生失真。为了防止此类不当失真,必须采取某种预防机制。

HDMI Tx一旦锁定并重新产生DE信号,就会向HDMI接收器(如电视等)发送视频流。与此同时,片上音频器件,如音频编解码器等,也可以通过I²S、S/PDIF或DSD向HDMI Tx发送音频流。HDMI的优势之一是可以同时发送视频和音频。

VGA2HDMI转换板上电且源和接收器连接后,MCU应通过HDMI Tx DDC线回读HDMI接收器的EDID内容。MCU应将EDID的前128字节略微更改后复制到VGA DDC通道的EEPROM,因为VGA DDC通道一般不支持用于HDMI的CEA扩展。表3列出了需要的更改。

表3. VGA2HDMI转换器需要的更改列表

更改	原因
EDID 0x14[7]从1变为0	表示模拟VGA输入
更改既有时序、标准时序、首选时序和详细时序	超过VGA转换器和HDMI Tx支持的最大值的时序必须更改为最大时序或较小的时序
0x7E设置为00	无EDID扩展模块
更改0x7F	校验和必须根据以上变更重新计算

HDMI2VGA: HDMI2VGA转换器首先必须向HDMI源提供适当的EDID内容,然后才能接收所需的640 × 480p信号,或者视频源/显示器支持的其它常见标准。HDMI Rx一般将EDID内容存储在内部,处理热插拔检测线(表示显示器已连接),接收、解码并解调输入的视频和音频流。

由于HDMI流将音频、视频和数据合并在一起,因此HDMI Rx也必须支持回读辅助信息,如颜色空间、视频标准和音频模式等。多数HDMI接收器会自适应接收流,自动将任何颜色空间(YCbCr 4:4:4、

YCbCr 4:2:2、RGB 4:4:4)转换为视频DAC要求的RGB 4:4:4颜色空间。自动颜色空间转换(CSC)确保将正确的颜色空间发送至后端器件。输入HDMI流经过处理并解码为所需的标准后,便通过像素总线输出到视频DAC和音频编解码器。视频DAC通常具有RGB像素总线和时钟输入,但无同步信号。HSYNC和VSYNC信号可通过缓冲器输出到VGA输出,最终输出到监视器或其它显示器。

HDMI音频流可以承载许多不同标准,例如:L-PCM、DSD、DST、DTS、高比特率音频、AC3和其它压缩位流。多数HDMI接收器在提取音频标准方面没有问题,但进一步处理可能有问题。根据后端器件不同,可能优先使用简单标准,而不是复杂标准,以便能将其轻松转换为扬声器用模拟输出。HDMI规范确保所有器件至少支持32 kHz、44.1 kHz和48 kHz LPCM。

因此,必须产生EDID信号,这个信号既与提取HDMI2VGA转换器的音频能力相匹配,又与VGA显示器的原始信号相匹配。这可以通过一个经由DDC线从VGA显示器检索EDID内容的简单算法来实现。回读数据应经过解析和验证,确保监视器允许的频率不高于HDMI Rx或视频DAC支持的频率(参见表4)。EDID镜像可以利用一个列出音频能力的额外CEA模块进行扩展,以反映HDMI2VGA转换器仅支持线性PCM标准的音频。包含所有模块的预备EDID数据因此可以向HDMI源提供。向热插拔检测线(HDMI线缆的一部分)发送脉冲后,HDMI源应从转换器重新读取EDID。

可以利用一个简单的微控制器或CPU来控制整个电路,读取VGA EDID并对HDMI Rx和音频DAC/编解码器进行编程。一般不需要控制视频DAC,因为它没有I²C或SPI等控制端口。

表4. HDMI2VGA转换器需要的更改列表

更改	原因
0x14[7]从0变为1	表示数字输入
检查标准时序信息并视需要更改(字节0x26至0x35)	超过转换器和HDMI Rx支持的最大值的时序必须更改为最大时序或较小的时序
检查DTD(详细时序描述符)(字节0x36至0x47)	超过转换器和HDMI Rx支持的最大值的时序必须更改为最大时序或较小的时序(例如,更改为640 × 480p)
0x7E设置为1	EDID末尾必须增加一个模块
更改0x7F	必须重新计算从字节0到0x7E的校验和
增加额外CEA-861模块	
0x80至0xFF描述音频	增加CEA-861模块以指示音频转换器的能力

内容保护考虑

典型模拟VGA不提供内容保护,因此独立转换器不应允许解密内容保护数据,否则最终用户将能访问原始字数据。另一方面,如果该电路是较大器件的组成部分,只要它不允许用户访问未加密的视频流,就可以使用它。

电路示例

示例VGA转HDMI板使用高性能8位显示器接口AD9983A,它支持最高UXGA时序和RGB/YPbPr输入,以及高性能165 MHz HDMI发送器ADV7513,它支持24位TTL输入、3D视频和可变输入格式。利用这些器件可以快速方便地构建一个VGA2HDMI转换器。ADV7513还有一个内置DE生成模块,因而无需外部FPGA来产生丢失的DE信号。ADV7513也有一个嵌入式EDID处理模块,可以自动从HDMI Rx回读EDID信息,或者手动强制回读。

同样,构建一个HDMI2VGA转换器也不是非常复杂。利用低功耗165 MHz HDMI接收器ADV7611和三通道、8位、330 MHz视频DAC ADV7125,可以构建一个高度集成的视频路径。Rx包括内置的EDID、用于处理热插拔置位的电路、可以输出RGB 4:4:4的自动

CSC(与接收的颜色空间无关),以及一个支持亮度/对比度调整和同步信号重新对齐的器件处理模块。低功耗音频编解码器SSM2604可以解码立体声I²S流,并通过DAC以任意音量输出。该音频编解码器的时钟源可以从ADV7611 MCLK线获得,不需要外部晶振,配置只需要执行几次写操作。

一个简单的MCU,例如内置振荡器的精密模拟微控制器ADuC7020,就能控制整个系统,包括EDID处理、颜色增强和一个带按钮、滚动条、旋钮的简单用户接口。

图6和图7分别显示VGA2HDMI转换器的重要部件——视频数字化仪(AD9983A)和HDMI Tx (ADV7513)的示例原理图。不包括MCU电路。




图6. AD9983A原理图




图7. ADV7513原理图

结束语

ADI公司的音频、视频和微控制器器件可以实现高集成的HDMI2VGA或VGA2HDMI转换器，转换器从USB连接器获取的少量电源供电。两种转换器均表明：利用ADI器件，可以轻松实现采用HDMI技术的应用。对于应在HDMI中继器配置中工作的设备，HDMI系统复杂度会提高，因为这要求处理HDCP协议和整个HDMI树。两种转换器均不使用HDMI中继器配置。

视频接收器(显示器)、视频发生器(源)和视频转换器等应用要求软件堆栈相对较小，因此可以快速轻松地实现。有关更多信息和原理图，请参阅ADI公司的[中文技术论坛](#)网页。

参考文献

A DTV Profile for Uncompressed High Speed Digital Interfaces (CEA-861-E).

显示器监视时序(DMT)、协同视频时序(CVT)和增强扩展显示识别数据(E-EDID)标准可从[VESA](#)获得。

作者简介

Brett Li [brett.li@analog.com]于2006年加入ADI公司，是一名资深应用工程师，负责ATV产品和HDMI预测试实验室。Brett分别于1999年和2004年获得北京理工大学电气工程学士学位和博士学位。2004年至2006年，他在Pixelworks工作。



Witold Kaczurba [witold.kaczurba@analog.com]

是ADI公司高级电视部(爱尔兰利默里克)资深应用工程师，负责支持解码器和HDMI产品。2007年从波兰弗罗茨瓦夫理工大学毕业并获得电气工程硕士学位后，他加入ADI公司。学生期间，他曾为小型电子和IT公司工作，后来作为工读生加入ADI公司(爱尔兰)，随后成为应用工程师。



成功实现高性能数字无线电

作者：T.V.B. Subrahmanyam和Mohammed Chalil

数字无线电的演化过程

调幅(AM)是20世纪前80年无线电广播的主要形式,但通道衰落、失真和噪声导致接收质量不佳。随着调频(FM)的引入,这些问题在一定程度上得到了缓解。FM还能提供立体声传输和CD音质的音频,但模拟无线电仍然无法完全消除通道缺陷效应和覆盖区域有限等问题。2003年间,两家新创商业公司XM和Sirius(后合并为SiriusXM™)在美国推出了基于订阅的大范围数字卫星无线电服务,其盈利模式与付费电视频道类似。大约与此同时,WorldSpace Radio开始为亚洲和非洲提供卫星广播。

借助“卫星数字音频无线电服务”(SDARS),汽车收音机听众可以在卫星覆盖范围内的任何地方收听同一无线电台,只有当卫星信号被建筑物、树叶和隧道等遮挡时才会临时中断。XM卫星无线电带头通过安装地面中继器来克服遮挡问题,中继器在稠密市区发射相同的卫星音频信号,构成一个卫星与地面广播结合的架构。

几乎同时,传统地面广播公司也绘制了数字广播蓝图,原因有二。第一,他们认识到,他们在模拟道路上很快就要走到尽头,因为全世界都在向更高质量的数字跑道迁移。第二,频谱资源越来越稀少,要在相同带宽内传输更多内容,只有通过数字化和压缩新旧内容,打包后进行广播。因此,全世界都已开始从模拟无线电转向数字无线电。这些无线电广播技术具有接收更清晰、覆盖区域更广的优势,能够在可用模拟无线电通道的现有带宽内传输更多内容和信息,而且用户可以更灵活地控制要获取和收听的节目素材(图1)。




图1. 汇聚处理器上的数字无线电

数字无线电发展示例：印度

地面广播有两种开放标准——数字多媒体广播(DMB)和通用数字无线电™(DRM),以及一种专有标准HD Radio™(由iBiquity开发,是唯一经过FCC批准用于美国AM/FM音频广播的标准)。DMB指定了数字音频广播的多种格式,包括DAB、DAB+和T-DMB,采用VHF频段III和L频段。DRM采用DRM30,工作频率范围是150 kHz到30 MHz; DRM+则采用VHF频段I、II和III。

VHF频段的有用传播基本上局限于很小地理区域内的视线范围。而短波传播则可在电离层中多次反射,从而到达世界上几乎任何地方。对于人口密集且地理范围较小的国家/地区,采用VHF频段III和L频段传输DMB非常有效。对于面积广袤的国家/地区,中短波传输能够实现有效的覆盖。因此,在试用DAB和DRM几年之后,印度政府决定采用DRM。

2007年间,印度国家广播电台(AIR)、亚太广播联盟(ABU)和DRM联合体在新德里进行了DRM的第一次现场试验。试验为期三天,当时采用了三个发射器,并测量了各种参数。除了新德里的这些试验以外,AIR还进行了长距离测量。结果表明,DRM凭借有限数量的发射器就能服务更多人口,优势明显。此外,日益提高的节能要求将功耗考虑提高到极其重要的地位。DRM的电源效率高出50%,对于支持生态平衡和让地球更环保而言至关重要。

数字无线电接收机和DSP

物理世界是模拟性的,但科学家和工程师们发现,在数字域中更容易进行大量计算和符号操作。采样理论、信号处理技术和各种数据转换器的出现,使工程师们得以轻松顺利地利用模数转换器(ADC)和带可编程内核的数字信号处理器来设计、实现和测试复杂的数字信号处理(DSP)系统。

强大高效DSP的发展以及信息和通信理论的进步,促成了媒体技术与通信的融合。数字无线电的出现归功于这些技术进步。

数字无线电接收机最初是作为实验室原型而设计的,然后投入试生产。像大多数技术一样,第一代产品一般是利用分立器件组装而成。随着市场规模和竞争水平的提高,制造商发现,通过降低成品价格可以进一步扩大市场。更高出货量的前景吸引半导体制造商投入资金,努力集成更多分立器件以降低成本。随着时间推移,不断缩小的芯片尺寸导致成本进一步降低,同时产品功能愈加完善。许多产品都有过这样的持续演进过程,包括FM收音机和手机。

数字无线电中的信号处理

典型的数字通信系统(图2)先将模拟信号转换为数字信号, 再进行压缩, 并添加纠错码, 然后将多个信号打包以最大限度地利用通道容量。要传输RF信号(它存在于“实际”的模拟能量世界), 须将数字信号转换为模拟信号并调制到载波频率上。接收机端发生的过程刚好相反, 首先是解调载波频率。然后, 将信号转换为数字信号, 检查有无错误并解压缩。基带音频信号转换为模拟信号, 最终产生声音。




图2. 数字无线电的软件架构

数字无线电接收机中的信号处理算法可以分为以下几类:

- 信道解码
- 信源解码
- 音频后处理
- 中间件
- 用户界面(MMI)

在数字无线电中, “信源编码”和“信道编码”分别可以映射到高效音频编解码器和错误控制系统组件。实际上, 如果编解码器采用容错设计, 则可以更好地执行错误控制。

理想的信道编码器应能从传输错误中恢复。理想的信源编码器应将消息压缩到最高信息含量(香农熵), 但如果输入流包含错误, 高度压缩的消息将导致非常高的音频失真。因此, 高效的源编码还应确保解码器能够检测流中的错误并隐藏其影响, 使得整体音质不降低。

DRM采用了信源编码和信道编码的相关技术创新, 从而提供更好的音频体验。所选的DRM音频信源编码算法可确保:

- 高效的音频编码——以更低的比特率实现更高的音质。
- 更好的容错性——在存在传输错误时降低音频质量以保证传输

高效音频源编码

活动图像专家组(MPEG)技术可以说是学术界、工业界和技术论坛有效合作的渠道与框架。在音频领域, 这种合作结出了硕果, 例如分别用于广播和存储/分发的MPEG Layer II、MP3和AAC(高级音频编码)等, 鼓励着工业界实施进一步的研发计划。虽然MP3仍是网络分发和存储应用最受欢迎的“非官方”格式, 但AAC的授权规范更简单, 外加苹果公司决定采用AAC作为iPod的媒体格式, 使得AAC更受业界关注。

下面看看MPEG社区开发的AAC格式, 以便了解信源编码涉及到的一些重要技术。“心理声学模型”(图3)和“时域混叠抵消”(TDAC)可以说是宽带音频源编码领域最初的两大突破性创新。




图3. 了解心理声学音调掩蔽

工业界和学术界开发的“频带复制”(SBR, 图4)以及“空间音频编码”或“双耳线索编码”技术, 可以说是随后的两大突破性创新。这两项突破性的关键创新进一步增强了AAC技术, 使其具有可扩展编码性能, 从而让HE-AAC v2和MPEG环绕声实现标准化, 受到工业界的热烈欢迎。Dolby®、AC3和WMA®等业界主要标准也采取了相似的步骤, 以便在最新媒体编码中利用类似的技术创新。

“频带复制”(SBR)工具将解码采样速率变为AAC-LC采样速率的2倍。“参数立体声”(PS)工具将单声道LC流解码为立体声。




图4. 音频解码中的AAC-LR、SBR和PS

像所有其它改进计划一样，测量技术也在音质改进计划中发挥了重要作用。音质评估工具和标准，如“音质感知评估”(PEAQ)和“隐藏参考和基准的多刺激法”(MUSHRA)等，帮助提高了技术试验的评估速度。

优雅降级/容错性

一般而言，对于给定的流错误水平，压缩程度越高，则音频失真越多。例如，MPEG Layer II流比AAC流更能容错。Layer II频谱数据部分中的单比特错误不会造成任何恼人的失真，因为最大频谱值由比特分配值决定。AAC则不然，同样的单比特错误会导致霍夫曼解码器发生故障并应用帧错误隐藏，重复的帧错误将使音频静音，直到错误率降至最小值为止。长时间的静音会使系统无法保证优雅降级。

在以下附加工具的帮助下，容错(ER) AAC编码可以保证系统在发生比特流错误时优雅降级：

- HCR(霍夫曼码字重排)：通过将频谱数据划分为固定大小的数段来防止错误在频谱数据内传播。HCR将最重要的数据放在各段的起始位置。
- VCB11(编码本11的虚拟编码本)：在特殊码字映射的帮助下检测频谱数据内的严重错误。

- RVLC(可逆可变长度编码)：避免比例因子数据中的错误传播。

ER-AAC特性与UEP一起，可以为DRM提供足够的容错性。

DRM规范

通用数字无线电(DRM)是欧洲电信标准协会(ETSI)制定的一种开放标准，适用于数字窄带音频的中短波广播。虽然DRM支持4.5 kHz、5 kHz、9 kHz、10 kHz、18 kHz、20 kHz的带宽及四种收发模式，但若兼容有AM标准，带宽和比特率必须分别以10 kHz和24 kbps为限。

表1. DRM比特率和带宽

30 MHz时的带宽	带宽(kHz)	比特率(kbps)
标称带宽	9至10	8至20
半带宽	4.5至5	2或4
双倍带宽	18至20	20至80

为满足这一要求，必须采用高效音频编码：Meltzer-Moser MPEG-4 HE-AAC v2(国际标准化组织/国际电工委员会—ISO/IEC)是一个不错的选择，但容错版本的HE-AAC v2(Martin Wolters, 2003)在防止信道衰落方面性能更佳，可谓最佳选择。

表2. DRM支持的不同编解码器

比特率(kbps)	20至80	8至20	2至4
编解码器	AAC	CELP	8至20
音频速率	12、24或48	8至16	2或4
SBR	是	是	是
PS	是	—	—
双倍带宽	是	是	是

除AAC外，DRM标准还定义了用于传输语音的谐波矢量激励编码(HVXC)和编码激励线性预测(CELP)编解码器。DRM标准还支持流传输图像、幻灯片、HTML网页之类的原始数据。

DRM架构

DRM系统包括三条主要传输路径：主服务通道(MSC)、服务描述通道(SDC)和快速存取通道(FAC)。FAC承载正交频分复用(OFDM)信号属性和SDC/MSC配置，速率以72比特/帧为限。SDC包含MSC解码所需的信息，如复用帧结构等，以及其它信息。




图5. DRM中的多路复用和信道编码

MSC对多路复用器产生的帧进行编码。选项有标准映射、对称分层映射和混合分层映射。MSC采用不等错误保护(UEP, 图6), 其中复用帧分为保护级别不同的两个部分: 高保护级别数据部分和低保护级别数据部分。




图6. DRM中的不等错误保护

采用Blackfin的数字无线电

Blackfin®处理器(图7)非常适合同时需要数字信号处理和微控制器功能的操作。ADSP-BF5xx系列尤其适合此类应用, 而且还提供多种外设。硬件和软件开发工具、多种第三方软件组件以及参考设计一应俱全, 使它成为多功能产品的理想平台。多代产品、可靠来源提供的成熟软件IP、ADI公司的可靠支持以及大量高性能模拟集成电路, 有助于设计人员开发出高质量终端产品。




图7. 基于Blackfin处理器的数字无线电

无论是基于Blackfin处理器的数字无线电, 还是互联网收音机和多功能产品, 都可以利用ADI公司为这些产品创建的现有生态系统来进行开发。

除了创建所需的生态系统以及提供各种软件模块之外, ADI公司还为数字无线电创建了自有的解码器库。其中一个主要组件是HE-AAC v2解码器, 它能优化所需大量MIPS提供的性能。

HE-AAC v2解码器的架构

HE-AACv2解码器组件(图8)构成DRM源解码器的一部分。MPEG-4 HE-AAC v2解码器(支持ETSI DAB和DRM标准)集成了高级音频编码(AAC)、频带复制(SBR)和参数立体声(PS)。该解码器向后兼容AAC-LC。




图8. MPEG-4 HE-AAC v2解码器

主要特性包括:

- MPEG-4 ER-AAC可扩展解码器, 可以处理960样本/帧
- 支持AAC-LC/HE-AAC v1/v2/DRM/DAB
- 支持错误隐藏
- 支持DRC
- 针对存储器和MIPS进行高度优化
- 针对一整套ISO/DAB/DMB和ETSI矢量进行验证

表3. MPEG-4 HE-AAC v2解码器性能

存储器(kB)	代码	表	数据	MIPS
DAB	115	61	182	8至20
DRM	115	62	182	2或4

该解码器实施了标准要求的全部音频编码工具, 包括:

- MDCT/TDAC提高频率分辨率和编码效率
- 自适应模块切换降低预回声效应
- 非线性量化
- 霍夫曼编码
- 利用Kaiser-Bessel导出的窗口函数消除频谱泄漏
- 可变帧大小改善比特分配
- IS/MS立体声/TNS和PNS工具
- 频带复制(SBR)
- 参数立体声(PS)

数字无线电测试结果

表4给出了一组典型的测试结果。

表4. 数字无线电测试结果

参数	结果
灵敏度	40 dB
半带宽	比MRR高5 dB
交调	>57 dB
动态范围	比MRR多25 dB
邻道抑制	MRR + 5 dB(±10 kHz时)
接收频率偏移	比MRR好400 Hz
工作电压	6.5 V至12 V

结束语

ADI公司是实施数字无线电并对参考设计进行现场试验的先行者。基于Blackfin处理器的DRM无线电是首先满足DRM标准规定的

所有“最低接收机要求”(MRR)的设计之一。这一成功归功于ADI公司与英国BBC、美国Dolby (erstwhile Coding Technologies)、德国Deutsche Welle及AFG Engineering的出色合作。此后, 设备制造商采用了该技术及参考设计来开发和生产产品。

现在, 印度和其它国家/地区的更多公司开始利用这一设计制造数字无线电。ADI Blackfin处理器是DSP和微控制器功能的完美结合, 构成高性价比DRM无线电接收机的内核。现成的软件工具、经验丰富的应用团队的支持、第三方提供的必要软件模块和参考设计, 使得这种实施方案成为印度及其它地方制造商开发并大规模生产DRM无线电的不错选择。

参考文献

Feilen, Michael. “The Hitchhikers Guide to Digital Radio Mondiale (DRM).” *The Spark Modulator*, 2011.

Subrahmanyam, T.V.B., and Mohammed Chalil. “Emergence of High Performance Digital Radio.” *Electronics Maker*, pp. 56-60, November 2012. www.electronicmaker.com

作者简介

T.V.B. Subrahmanyam [tvb.subbu@analog.com]

是一位拥有30年经验的业界元老, 最初就职于印度境内代表ADI的公司, 后与他人共同创办了一家代表ADI(印度)的公司。他在ADI公司先后从事过电机控制、电能计量和电力线通信的销售、全球营销及项目管理工作, 最近担任Soundbar和数字桌面音频设备的泛亚消费市场营销经理。他拥有印度理工学院(IIT)硕士学位。



Mohammed Chalil [mohammed.chalil@analog.com]

是ADI公司处理器和DSP产品部门软件与工具工程分部的工程经理。他于1994年获得印度地区工程学院科技学士学位, 后又获得印度博拉理工学院(Bits)硕士学位。



放大器建模为模拟滤波器可提高SPICE仿真速度

作者: David Karpaty

简介

放大器的仿真模型通常是利用电阻、电容、晶体管、二极管、独立和非独立的信号源以及其它模拟元件来实现的。一种替代方法是使用放大器行为的二阶近似(拉普拉斯转换),这可加快仿真速度并将仿真代码减少到三行。

然而,对于高带宽放大器,采用s域传递函数的时域仿真可能非常慢,因为仿真器必须首先计算逆变换,然后利用输入信号对其进行卷积。带宽越高,则确定时域函数所需的采样频率也越高,这将导致卷积计算更加困难,进而减慢时域仿真速度。

本文进一步完善了上述方法,将二阶近似合成为模拟滤波器,而不是s域传递函数,从而大大提高时域仿真速度,特别是对于高带宽放大器。


二阶传递函数

放大器仿真模型的二阶传递函数可以利用Sallen-Key滤波器拓扑实现,它需要两个电阻、两个电容和一个压控电流源;或者利用多反馈(MFB)滤波器拓扑实现,它需要三个电阻、两个电容和一个压控电流源。这两种拓扑给出的结果应相同,但Sallen-Key拓扑更易于设计,而MFB拓扑则具有更好的高频响应性能,可能更适合可编程增益放大器,因为它更容易切换到不同的电阻值。

首先,利用二阶近似的标准形式为放大器的频率和瞬态响应建模:

$$\frac{\omega_n^2}{s^2 + 2\zeta\omega_n s + \omega_n^2}$$

图1显示了如何转换到Sallen-Key和多反馈拓扑。



$$H_{LP} = \frac{\omega_c^2}{s^2 + \frac{\omega_c s}{Q} + \omega_c^2} \quad H_{LP} = \frac{K\omega_c^2}{s^2 + \frac{\omega_c s}{Q} + \omega_c^2}$$

图1. 滤波器拓扑结构

放大器的自然无阻尼频率 ω_n 等于滤波器的转折频率 ω_c ,放大器的阻尼比 ζ 则等于 $1/2$ 乘以滤波器品质因素 Q 的倒数。对于双极点滤波器, Q 表示极点到 $j\omega$ 轴的径向距离; Q 值越大,则说明极点离 $j\omega$ 轴越近。对于放大器,阻尼比越大,则峰化越低。这些关系为s域($s = j\omega$)传递函数与模拟滤波器电路提供了有用的等效转换途径。

$$\omega_n = \omega_c$$

$$\zeta = \frac{1}{2Q}$$

设计示例: 5倍增益放大器

该设计主要包括三步:首先,测量放大器的过冲(M_p)和建立时间(t_s)。其次,利用这些测量结果计算放大器传递函数的二阶近似。最后,将该传递函数转换为模拟滤波器拓扑以产生放大器的SPICE模型。




图2. 5倍增益放大器

例如,利用Sallen-Key和MFB两种拓扑仿真一款5倍增益放大器。从图2可知,过冲(M_p)约为22%,2%建立时间则约为2.18 μ s。阻尼比 ζ 计算如下:

$$M_p = e^{-\frac{\zeta\pi}{\sqrt{1-\zeta^2}}}$$

重排各项以求解 ζ :

$$\zeta = \frac{[\ln(M_p)]^2}{\pi^2 + [\ln(M_p)]^2} = 0.434$$

接下来,利用建立时间计算自然无阻尼频率(单位为弧度/秒)。

$$\omega_n = \frac{4}{t_s \zeta} = 4.226 \times 10^6$$

对于阶跃输入,传递函数分母中的 s^2 和 s 项(弧度/秒)通过下式计算:

$$\omega_n^2 = \left(\frac{4}{t_s \zeta}\right)^2 = 17.861 \times 10^{12}$$

和

$$2\zeta\omega_n = 3.670 \times 10^6$$

单位增益传递函数即变为:

$$\frac{17.874 \times 10^{12}}{s^2 + 3.670 \times 10^6 s + 17.874 \times 10^{12}}$$

将阶跃函数乘以5便得到5倍增益放大器的最终传递函数:

$$5 \times \frac{17.874 \times 10^{12}}{s^2 + 3.670 \times 10^6 s + 17.874 \times 10^{12}} = \frac{89.371 \times 10^{12}}{s^2 + 3.670 \times 10^6 s + 17.874 \times 10^{12}}$$

下面的网络列表模拟5倍增益放大器传递函数的拉普拉斯变换。转换为滤波器拓扑之前,最好运行仿真以验证拉普拉斯变换,并根据需要延长或缩短建立时间以调整带宽。

```
***GAIN_OF_5 TRANSFER FUNCTION***
.SUBCKT SECOND_ORDER +IN -IN OUT
E1 OUT 0 LAPLACE {V(+IN) - V(-IN)} =
{89.371E12 / (S^2 + 3.670E6*S + 17.874E12)}
.END
```

图3所示为时域的仿真结果。图4所示为频域的仿真结果。




图3. 5倍增益放大器: 时域仿真结果




图4. 5倍增益放大器: 频域仿真结果

脉冲响应的峰化使得我们可以轻松保持恒定的阻尼比,同时可改变建立时间以调整带宽。这将改变复数共轭极点相对于实轴的角度,改变量等于阻尼比的反余弦值,如图5所示。缩短建立时间会增加带宽,延长建立时间则会减少带宽。只要阻尼比保持不变且仅调整建立时间,则峰化和增益不受影响,如图6所示。




图5. 5倍增益传递函数的复数共轭极点




图6. 建立时间调整与带宽的关系

一旦传递函数与实际放大器的特性一致,就可以将其转换为滤波器拓扑。本例将使用Sallen-Key和MFB两种拓扑。

首先,利用单位增益Sallen-Key拓扑的正则形式将传递函数转换为电阻和电容值。

$$\frac{1}{R_1 R_2 C_1 C_2} \frac{1}{s^2 + \frac{(R_1 + R_2)}{R_1 R_2 C_1} s + \frac{1}{R_1 R_2 C_1 C_2}}$$

根据s项可以计算C₁:

$$\frac{(R_1 + R_2)}{R_1 R_2 C_1} s = 3.670 \times 10^6$$

选择易于获得的电阻值,例如 R_1 和 R_2 均为10 k Ω ,然后计算 C_1 。

$$C_1 = \frac{(R_1 + R_2)}{2\zeta\omega_n R_1 R_2} s = 54.5 \times 10^{-12}$$

利用转折频率的关系式求解 C_2 。

$$\omega_c = \frac{1}{\sqrt{R_1 R_2 C_1 C_2}}$$

$$C_2 = \frac{1}{R_1 R_2 C_1 \omega_c^2} = 10.27 \times 10^{-12}$$

相应的网络列表如下文所示, Sallen-Key电路则如图7所示。E1乘以阶跃函数以获得5倍增益。 R_o 提供2 Ω 输出阻抗。G1是增益为120 dB的VCCS。E2为差分输入模块。频率与增益的仿真与采用拉普拉斯变换的仿真完全相同。

```
.SUBCKT SALLEN_KEY +IN -IN OUT
R1 1 4 10E3
R2 5 1 10E3
C2 5 0 10.27E-12
C1 2 1 54.5E-12
G1 0 2 5 2 1E6
E2 4 0 +IN -IN 1
E1 3 0 2 0 5
RO OUT 3 2
.END
```




图7. 采用Sallen-Key滤波器的5倍增益放大器仿真电路

接下来,利用MFB拓扑的标准形式将传递函数转换为电阻和电容值。

$$\frac{1}{R_1 R_3 C_1 C_2}$$

$$s^2 + \left(\frac{(R_2 + R_3)}{R_2 R_3 C_1} + \frac{1}{R_1 C_1} \right) s + \frac{1}{R_2 R_3 C_1 C_2}$$

从计算 R_2 开始转换。为此,可以将传递函数改写为以下更为通用的形式:

$$\frac{K a_0}{s^2 + a_1 s + a_0}$$

设置 $C_1 = 10$ nF,然后选择 C_2 ,使得根号下的量为正数。为方便起见,选择 C_2 为10 pF。代入已知值($C_2 = 10$ pF, $a_1 = 3.67E6$, $K = 5$, a_0

$= 17.86E12$),计算 R_2 值:

$$R_2 = \frac{2(1+K)}{a_1 + \sqrt{a_1^2 - 4C_2 a_0 (1+K)}}$$

$$R_2 = \frac{2(1+5)}{3.67E6 + \sqrt{3.67E6^2 - (4 \times 1E-11 \times 17.86E12 \times (1+5))}} = 165\Omega$$

R_1 的值很容易计算,等于 $R_2/K = R_2/5 = 33$ 。根据标准多项式系数可求解 R_3 。代入 a_0 、 R_2 和 C_2 的已知值得得:

$$R_3 = \frac{1}{a_0 R_2 C_2} = 3.4 \text{ k}\Omega$$

最后,验证元件比是否正确,即代入 a_0 、 R_2 、 R_3 、增益 K 和 C_2 (从 s 项求得)的已知值时, C_1 应等于10 nF。

$$C_1 = \frac{1}{a_0 R_2 R_3 C_2} = \frac{1}{a_0 R_1 R_3 C_2 K} = 10 \text{ nF}$$

得出元件值后,再代入方程式中,验证多项式系数在数学上是否正确。利用电子表格计算器就能轻松完成这项工作。所示的元件值是可以用于最终SPICE模型的实际值。实际应用中,应确保最小电容值不低于10 pF。

5倍增益放大器的网络列表如下文所示,模型则如图8所示。G1是开环增益为120 dB的VCCS(压控电流源)。注意,如果使用电阻、电容、二极管和非独立源,所需的元件数将多得多。

```
.SUBCKT MFB +IN -IN OUT
***VCCS - 120 dB OPEN_LOOP_GAIN***
G1 0 7 0 6 1E6
R1 4 3 330
R3 6 4 34K
C2 7 6 1P
C1 0 4 1N
R2 7 4 1.65K
E2 3 0 +IN -IN 1
E1 9 0 7 0 -1
***OUTPUT_IMPEDANCE RO = 2 ohm***
RO OUT 9 2
.END
```




图8. 采用MFB滤波器的5倍增益放大器仿真电路

设计示例：10倍增益放大器

在第二个示例中，考虑一个无过冲10倍增益放大器的脉冲响应，如图9所示。建立时间约为7 μs。由于无过冲，脉冲响应可以近似为具有临界阻尼， $\zeta \approx 0.935$ ($M_p = 0.025\%$)。




图9. 无过冲10倍增益放大器

在无过冲的情况下，很容易保持恒定的建立时间，并调整阻尼比以模拟正确的带宽和峰化。图10显示了极点如何随阻尼比而变化，与此同时建立时间保持不变。图11显示了频率响应的变化情况。




图10. 不同阻尼比对应的极点位置，建立时间保持不变




图11. 不同阻尼比对应的频率响应，建立时间保持不变

```
***AD8208 PREAMPLIFIER_TRANSFER_FUNCTION
(GAIN = 20 dB)***
.SUBCKT PREAMPLIFIER_GAIN_10 +IN -IN OUT
E1 OUT 0 LAPLACE {V(+IN)-V(-IN)} =
{3.734E12 / (S^2 + 1.143E6*S + 373.379E9)}
.END
```

为求得单位增益Sallen-Key拓扑的电阻和电容值，请像前面一样选择 $R_1 = R_2 = 10 \text{ k}\Omega$ 。利用与5倍增益放大器示例相同的方法计算电容值：

$$\frac{(R_1 + R_2)}{R_1 R_2 C_1} s = 1.143 \times 10^6$$

$$C_1 = \frac{(R_1 + R_2)}{2\zeta\omega_n R_1 R_2} s = 175 \times 10^{-12}, R_1 = R_2 = 10 \text{ k}\Omega$$

$$\omega_c = \frac{1}{\sqrt{R_1 R_2 C_1 C_2}}$$

$$C_2 = \frac{1}{R_1 R_2 C_1 \omega_c^2} = 153 \times 10^{-12}$$

网络列表如下文所示，Sallen-Key仿真电路模型则如图12所示。E2是一个10倍增益模块，与一个2 Ω输出阻抗一起置于输出级。E2将单位增益传递函数放大10倍。拉普拉斯变换和Sallen-Key网络列表产生的仿真相同，如图13所示。

```
***AD8208 PREAMPLIFIER_TRANSFER_FUNCTION
(GAIN = 20 dB)***
.SUBCKT AMPLIFIER_GAIN_10_SALLEN_KEY +IN
-IN OUT
R1 1 4 10E3
R2 5 1 10E3
C2 5 0 153E-12
C1 2 1 175E-12
G1 0 2 5 2 1E6
E2 4 0 +IN -IN 10
E1 3 0 2 0 1
RO OUT 3 2
.END
```




图12. 采用Sallen-Key滤波器的10倍增益放大器仿真电路




图13. 采用Sallen-Key滤波器的10倍增益放大器的频域仿真

利用MFB拓扑可以进行相似的推导。网络列表如下文所示，仿真模型则如图14所示。

```

***AD8208 PREAMPLIFIER_TRANSFER_FUNCTION
(GAIN = 20 dB)***
.SUBCKT 8208_MFB +IN -IN OUT
***G1 = VCCS WITH 120 dB OPEN_LOOP_GAIN***
G1 0 7 0 6 1E6
R1 4 3 994.7
R2 7 4 9.95K
R3 6 4 26.93K
C1 0 4 1N
C2 7 6 10P
EIN_STAGE 3 0 +IN -IN 1
***E2 = OUTPUT BUFFER***
E2 9 0 7 0 1
***OUTPUT RESISTANCE = 2 Ω***
RO OUT 9 2
.END

```




图14. 采用MFB滤波器的10倍增益放大器仿真电路

结束语

对于高带宽放大器，与利用s域(拉普拉斯变换)传递函数相比，利用模拟元件构建SPICE模型能够提供快得多的时域仿真。Sallen-Key和MFB低通滤波器拓扑提供了一种将s域传递函数转换为电阻、电容和压控电流源的方法。

MFB拓扑的非理想操作来源于 C_1 和 C_2 在高频时表现为相对于电阻 R_1 、 R_2 和 R_3 的阻抗短路。同样，Sallen-Key拓扑的非理想操作来源于 C_1 和 C_2 在高频时表现为相对于电阻 R_1 和 R_2 的阻抗短路。这两种拓扑的对比如图15所示。

现有常用于CMRR、PSRR、失调电压、电源电流、频谱噪声、输入/输出限幅及其它参数的电路可以与该模型合并，如图16所示。




图15. Sallen-Key和MFB拓扑的波特图




图16. 包括误差项的完整SPICE放大器模型

参考文献

Karpaty, David. "Create Spice Amplifier Models Using Second-Order Approximations." *Electronic Design*, September 22, 2010.

作者简介

David Karpaty [david.karpaty@analog.com]是ADI公司集成放大器产品(IAP)部门的高级工程师。他负责精密信号处理器件的产品和测试工程支持，侧重于汽车应用产品。David拥有美国东北大学电气工程学士学位和温特沃斯理工学院电气工程技术学士学位。



将降压调节器转换为智能可调光LED驱动器

作者: Jon Kraft

凭借使用寿命长和功耗低的优势,LED有望改变整个照明行业,但它的快速采用面临的主要障碍是LED本身的成本居高不下。LED灯具(完整电力照明设备)的成本各不相同,但LED的成本通常占据了整个灯具成本的大约25%至40%,而且预期在今后多年内仍会占据很高比例(图1)。




图1. LED灯具成本的细分¹

降低整体灯具成本的一种方法是在产品规格允许的范围内,在可能的最高直流电流下驱动LED。此电流可能远高于其“分档电流”。如果正常驱动,这样可能产生更高的流明/成本比率。




图2. LED光输出和效率与驱动电流²

但是,这种做法需要更高电流驱动器。很多解决方案在低电流下(<500 mA)驱动LED,但很少有高电流(700 mA至4 A)的选择方案。这一现象似乎令人惊讶,因为半导体行业有大量的容量达到4 A的DC-DC解决方案,但它们的设计目的是控制电压,而不是控制LED电流。本文将探讨将现成DC-DC降压稳压器转换为智能LED驱动器的一些简单技巧。

降压稳压器对输入电压进行斩波,并通过LC滤波器传送,以提供稳定的输出,如图3所示。它使用两个有源元件和两个无源元件。有源元件是从输入到电感的开关“**A**”,以及从地面到电感的开关

(或二极管)“**B**”。无源元件是电感(L)和输出电容(C_{OUT})。它们形成LC滤波器,可以减小由有源元件产生的纹波。




图3. 基本降压方案³

如果开关是内部的,则降压器称为稳压器,如果开关是外部的,则称为控制器。如果两个开关都是晶体管(MOSFET或BJT),则它是同步的,如果底部的开关是使用二极管实施的,则它是异步的。这些类型的降压电路各有优劣,但同步降压稳压器通常可以优化效率、器件数量、解决方案成本和电路板面积。遗憾的是,用于驱动高电流LED(高达4 A)的同步降压稳压器很少,而且成本昂贵。本文以ADP2384为例,展示如何修改标准同步降压稳压器的连接以调节LED电流。

ADP2384高效同步降压稳压器指定最高4 A的输出电流,具有最高20 V的输入电压。图4显示了用于调节输出电压的正常连接。




图4. 连接用于调节输出电压的ADP2384

在工作中,经过分压的输出电压连接到FB引脚,与内部600 mV基准进行比较,用于生成开关的适当占空比。在稳态下,FB引脚保持在600 mV,因此V_{OUT}调节至600 mV乘以分频比。如果上方的电阻被LED取代(图5),则输出电压必须是需要的任何值(在额定值范围内),将FB维持在600 mV;因此,通过LED的电流被控制在600 mV/R_{SENSE}。




图5. 基本(但不高效)的LED驱动器

当从FB到地面的精密电阻设置LED电流时，此电路使用效果很好，但电阻消耗了很多功率： $P = 600 \text{ mV} \times I_{LED}$ 。对于低LED电流，这不是大问题，但在高LED电流下，低效率会大幅增加灯具散发的热量($600 \text{ mV} \times 4 \text{ A} = 2.4 \text{ W}$)。降低FB基准电压可以成比例降低功耗，但大多数DC-DC稳压器没有调节此基准的方式。幸运的是，两个技巧可降低大多数降压稳压器的基准电压：使用SS/TRK引脚—或偏移 R_{SENSE} 电压。

很多通用降压IC包括软启动(SS)或跟踪(TRK)引脚。SS引脚可缓慢增加启动时的开关占空比，从而最大程度地减小启动瞬变。TRK引脚让降压稳压器能够遵循独立电压。这些功能通常结合到单个SS/TRK引脚上。大多数情况下，误差放大器将SS、TRK和FB电压中的最小值与基准进行比较，如图6所示。




图6. 使用ADP2384的软启动引脚工作

对于灯具应用，将SS/TRK引脚设置为固定电压，并将其用作新的FB基准。恒压分压器充当基准电压源非常有效。例如，很多降压稳压器IC包括受控低压输出一如ADP2384上的 V_{REG} 引脚。为了达到更高精度，可以使用简单的2引脚外部精密基准电压源，例如ADR5040。在任何情况下，从该电源到SS/TRK引脚的电阻分压器形成新的基准电压源。将此电压设置在100 mV和200 mV之间，通常可以提供功耗和LED电流精度之间的最佳平衡。用户选择的基准电压的另一个优点是 R_{SENSE} 可以选择方便的标准值，从而避免指定或分配任意精密电阻值来设置LED电流的开支和不精确性。




图7. 使用SS/TRK引脚以降低FB基准电压

使用SS或TRK引脚方法并非对于所有降压稳压器都是可行的，因为有些IC没有这些引脚。另外，对于某些降压IC，SS引脚会改变峰值电感电流，而不是FB基准，因此必须仔细查看产品数据手册。作为一种替代方法，可以产生 R_{SENSE} 电压偏移。例如，精密电压源和 R_{SENSE} 之间的电阻分压器提供从 R_{SENSE} 到FB引脚的相当恒定的偏移电压(图8)。




图8. 产生 R_{SENSE} 电压偏移

电阻分压器的必需值可以使用公式1计算，其中 V_{SUP} 是辅助调节电压， $FB_{REF(NEW)}$ 是 R_{SENSE} 两端的的目标电压。

$$R1 = R2 \times \frac{V_{SUP} - FB_{REF}}{FB_{REF} - FB_{REF(NEW)}}$$

因此，可使用以下公式获取150 mV的有效反馈基准，其中 $R2 = 1 \text{ k}\Omega$ ， $V_{SUP} = 5 \text{ V}$ ：

$$R1 = 1 \text{ k}\Omega \times \frac{5.0 \text{ V} - 0.6 \text{ V}}{0.6 \text{ V} - 0.15 \text{ V}} = 9.78 \text{ k}\Omega$$

LED电流为：

$$I_{LED} = \frac{FB_{REF(NEW)}}{R_{SENSE}}$$

这种方法不需要SS或TRK引脚。FB引脚仍然调节至600 mV(但 R_{SENSE} 的电压调节至 $FB_{REF(NEW)}$)。这意味着芯片的其他功能(包括软启动、跟踪和电源良好指示)仍将正常运行。

这种方法的缺点是 R_{SENSE} 和FB之间的偏移受到电源精度的严重影响。使用ADR5040等精密基准电压源可能是理想的,但不太精确的 $\pm 5\%$ 基准容差可能在LED电流上产生 $\pm 12\%$ 的变化。表1显示了比较结果:

表1. SS/TRK和偏移 R_{SENSE} 的比较

选择1: 使用SS/TRK降低FB基准	选择2: 偏移 R_{SENSE} 电压
$\pm 5\%$ 的电源电压变化在 I_{LED} 上产生 $\pm 5\%$ 的误差。这不会受到 V_{SENSE} 电压的影响;因此,这种方法具有最低的 R_{SENSE} 功耗。	$\pm 5\%$ 的电源电压变化在 I_{LED} 上产生 $\pm 12\%$ 的误差。更高 V_{SENSE} 电压可以改进这种状况。
很好的开路/短路LED保护。FB_OVP不会对间歇开路保护起作用。LED电流受到电感和控制环路速度的限制。	很好的开路/短路LED保护。此外,有些IC具有另一个FB基准(FB_OVP),当FB升高50 mV至100 mV超出正常水平时,它会立即禁用开关。这样可以保证间歇性故障期间的最大LED过流。
PGOOD将始终保持低。	由于FB引脚仍然调节至600 mV,PGOOD引脚正常工作。
通过保持SS/TRK引脚低于正常值,某些故障模式可能无法正常工作。	所有故障模式正常工作。

精确电流调节的另一个关键是适当布局连接至检测电阻。4引脚检测电阻是理想之选,但可能成本比较昂贵。借助良好的布局技术,我们可以使用传统的2引脚电阻实现高精度,如图9所示。⁴




图9. R_{SENSE} 的建议PCB走线路径

除调节之外的功能

使用现成的降压稳压器调节LED电流非常简单。此处的示例采用了ADP2384。更加详尽的[论文](#)还包括使用ADP2441的示例,该器件的引脚较少,具有36 V输入电压范围。该文显示了一些示例,展示如何实施专用LED降压稳压器提供的很多“智能”功能,例如LED短路/开路故障保护、 R_{SENSE} 开路/短路故障保护、PWM调光、模拟调光和电流折返热保护。我们在本文中将使用上例中的ADP2384,讨论PWM和模拟调光、电流折返。

使用PWM和模拟控制进行调光

“智能”LED驱动器的一个关键要求是使用调光控制来调节LED亮度,采用以下两种方法之一: PWM和模拟。PWM调光通过调节脉冲占空比来控制LED电流。如果频率高于120 Hz,人眼会均衡这些脉冲,以产生可感知的平均光度。模拟调光可在恒定直流值下调节LED电流。

可通过打开和关闭与 R_{SENSE} 串联插入的NMOS开关,实施PWM调光。这些电流水平可能需要功率器件,但添加功率器件会抵消通过使用包含自身电源开关的降压稳压器获得的大小和成本益处。或者,可以通过快速打开和关闭稳压器来执行PWM调光。在低PWM频率下(< 1 kHz),这样仍然可以提供良好的精度(图10)。




图10. ADP2384 PWM调光线性度—200 Hz下的输出电流与占空比

与所有通用降压稳压器相同,ADP2384没有引脚来应用PWM调光输入,但可以操控FB引脚以启用和禁用开关。如果FB变为高电平,则误差放大器变为低电平,降压开关停止。如果FB重新连接到 R_{SENSE} ,则它将恢复正常调节。这可以通过低电流NMOS晶体管或通用二极管实现。在图11中,高PWM信号将 R_{SENSE} 连接到FB,实现LED调光。低PWM信号关闭NMOS,有一个上拉电阻将FB电平变为高电平。




图11. 使用ADP2384进行PWM调光

虽然PWM调光非常流行,但有时我们需要无噪声的“模拟”调光。模拟调光只是调节恒定LED电流,而PWM调光则进行斩波。如果使用两个调光输入,则需要模拟调光,因为多个PWM调光信号可能产生拍频,导致闪烁或声频噪声。但是,可将PWM用于一个调光控制,而将模拟用于另一个调光控制。使用通用降压稳压器,实施模拟调光的最简单方法是通过调节FB基准电路的电源,控制FB基准,如图12所示。




图12. 模拟调光电路

热折返

由于LED的使用寿命在很大程度上取决于其工作结温,有时必须监控LED温度,如果温度过高,必须做出响应。导致异常高温的原因可能是散热器连接不当、周边温度过热或其他一些极端条件。常见解决方案是在当温度超过某个阈值时减小LED电流(图13)。这称为LED热折返。




图13. 需要的LED热折返曲线

在这种类型的调光中,LED保持在满载电流,直至到达温度阈值(T1),在这个阈值之上,LED电流随温度升高开始降低。这样可以限制LED的结温,保持它们的使用寿命。低成本NTC(负温度系数)电阻通常用于测量LED的散热器温度。通过对模拟调光方案进行细微修改,NTC的温度可以轻松控制LED电流。如果SS/TRK引

脚用于控制FB基准,则可以使用一种简单方法,将NTC与基准电压并联放置(图14)。




图14. 使用SS/TRK的LED热折返

随着散热器温度升高,NTC电阻下降。NTC形成R3的电阻分压器。如果分压器的电压高于基准电压,则输出最大电流;如果NTC电阻电压降低到基准电压之下,然后降低到FB基准电压之下,则LED电流开始下降。

结论

这些技巧应该作为使用标准降压稳压器实施全面LED功能的一般指导准则。但是,由于这些功能有一点超出降压IC的目标应用范围,因此您最好联系半导体制造商,确认IC能够处理这些工作模式。要获得有关ADP2384和其他降压稳压器(例如ADP2441)的更多信息,或者需要这些LED驱动器解决方案的演示板,请访问www.analog.com/lighting。

参考文献

- ¹DOE SSL 2011 Manufacturing Roadmap. <http://ssl.energy.gov>.
- ²Cox, David, Don Hirsh, and Michael McClintic. “Are you using all of the lumens that you paid for?” *LED Magazine*, Feb. 2012.
- ³Marasco, Ken. 在系统中成功运用DC-DC降压调节器。《模拟对话》第45卷第2号, 2011年。
- ⁴O’ Sullivan, Marcus. 改进低值分流电阻的焊盘布局,优化高电流检测精度。《模拟对话》第46卷第2号, 2012年。

作者简介

Jon Kraft [jon.kraft@analog.com]于2007年加入ADI公司,在美国科罗拉多州朗蒙特的电源管理设计中心担任应用工程师。他拥有罗斯豪曼理工学院电子工程学士学位和亚利桑那州立大学电子工程硕士学位;已获四项专利。



了解ADC信号链中放大器噪声对总噪声的贡献

作者: Umesh Jayamohan

简介

当模数转换器(ADC)的模拟输入被驱动至额定满量程输入电压时, ADC提供最佳性能。但在许多应用中, 最大可用信号与额定电压不同, 可能需要调整。用于满足这一要求的器件之一是可变增益放大器(VGA)。了解VGA如何影响ADC的性能, 将有助于优化整个信号链的性能。

本文分析一个采用双通道16位、125/105/80 MSPS、流水线ADC AD9268和超低失真中频VGA AD8375的电路中的噪声。信号链包括一个VGA(在+6 dB增益设置下使用)、一个五阶巴特沃兹低通滤波器(-3 dB滚降频率为100 MHz)和ADC。本文将给出放大器和滤波器的噪声计算, 因为这些噪声决定ADC在目标频段内的动态性能。

问题

许多采用高速ADC的实际应用都需要某种驱动器、放大器或增益模块, 用以将输入信号缩放到满量程模拟输入范围¹, 确保获得最佳信噪比(SNR)和无杂散动态范围(SFDR)。此外, 差分放大器也可以将单端信号转换为差分信号来驱动ADC。这些器件都是有源器件, 因而会增加ADC前端的噪声。此噪声在工作带宽内的积分会降低转换性能。

针对具体应用, 适当ADC的选择取决于许多因素, 包括:

- 模拟输入范围
- 输入频率/带宽
- 所需分辨率/SNR
- 所需SFDR

某些应用同时要求高动态范围和高分辨率。AD9268在70 MHz中频提供78.2 dBFS(dB相对于满量程)的SNR和88 dBc的SFDR, 非常适合此类应用。

在系统层面, ADC前端可以使用放大器、变压器或巴伦, 但使用放大器的实现方案最为常见。使用放大器的原因可以是下面的一条或几条:

- 为输入信号提供增益以提高ADC分辨率。
- 缓冲或变换输入源与ADC之间的阻抗。
- 将单端输入信号转换为差分输出信号。

AD8375 VGA可以用来将单端信号转换为差分信号, 同时它能在不同增益设置下保持高线性度和一致的噪声性能。这些特性使它成为在较高中频下驱动ADC的上好选择。糟糕的是, 信号链中的有源器件(即放大器), 可能会限制ADC的性能。

示例

图1给出了噪声计算所用的电路拓扑结构。AD8375具有高阻抗差分输出(16 kΩ||0.8 pF)。放大器通过一个五阶低通抗混叠滤波器(AAF)与ADC接口, 该AAF具有100 MHz带宽和150 Ω输入/输出阻抗。图1所示电路的频率响应如图2所示。




图1. AD8375、AAF和AD9268信号链




图2. AD8375、AAF和AD9268信号链的频率响应

性能

系统设计师不会期望驱动ADC输入端的放大器降低系统的总体动态性能, 但针对某一应用选择的驱动器和ADC组合, 并不意味着它能在另一应用中提供同样出色的性能。利用本文所述技术, 系统工程师可以在选择放大器之前估计预期的性能。

图3显示了两种不同的设置。图3(a)利用无源耦合连接转换器,是客户评估板的默认选项。无源前端网络利用变压器或巴伦,以及一个滚降频率约为200 MHz的无源低通滤波器,将单端信号转换为差分信号。图3(b)显示的可选放大器路径。这两种设置贡献的噪声比较如下。利用低中频(10 MHz)时的单音快速傅里叶变换(FFT)来计算放大器增加的噪声。




图3. 典型ADC前端: (a) 无源; (b) 有源

噪声分析通常使用两种技术,但每种技术都很麻烦。噪声谱密度(NSD)定义单位带宽的噪声功率。对于ADC,其单位为均方dBm/Hz或dBFS/Hz;对于放大器,其单位为均方根nV/√Hz。用放大器驱动ADC时,这种单位的不一致性构成系统噪声计算的障碍。

噪声系数(NF)是输入SNR与输出SNR的对数比,用dB表示。这一特性通常为RF工程师所用,在纯RF环境下很有意义,但在带ADC的信号链中使用NF计算,可能会导致令人误解的结果。²

另一种更有效的技术是对噪声密度进行“反归一化”处理,将其表示为均方根噪声电压,而不是均方电压。这种方法直截了当,能够对系统噪声进行清晰的分析,下面将予以说明。

图4和图5分别显示这两个前端的低频单音FFT。注意,无源前端的SNR为77.7-dBFS,而有源前端的SNR为72.5-dBFS,比ADC的预期性能低5.2 dBFS。




图4. 图3a电路10 MHz模拟输入音的FFT




图5. 图3b电路10 MHz模拟输入音的FFT

分析

图3a与图3b所示设置的唯一不同是信号链中增加了放大器,因此可以放心地说,性能降低是由放大器的噪声引起的。下面的计算有助于了解放大器带来的噪声。

首先,按照数据手册的规定,使用转换器的满量程差分输入电压。将峰峰值电压除以 $2\sqrt{2}$ 得到均方根电压,即0.707 V rms。

$$V_{RMS} = \frac{V_{PP}}{2\sqrt{2}} \quad (1)$$

基于ADC在10 MHz时的典型SNR,转换器的噪声贡献为

$$SNR = 20 \log \left(\frac{V_{FS, RMS}}{V_{NOISE, RMS}} \right) \text{ dBFS} \quad (2)$$

$$V_{NOISE, RMS} = \frac{V_{FS, RMS}}{10^{\left(\frac{SNR}{20}\right)}} \quad (3)$$

$$V_{NOISE, ADC} = 92.2 \mu V_{RMS}$$

$V_{NOISE, ADC} = 92.2 \mu V_{RMS}$,带放大器前端的系统SNR为72.5 dBFS,利用公式3计算系统噪声得到 $168 \mu V_{RMS}$ 。

$$V_{NOISE, TOTAL} = \frac{0.707}{10^{\left(\frac{72.5}{20}\right)}} = 168 \mu V_{RMS} \quad (4)$$

$$V_{NOISE, TOTAL} = \sqrt{(V_{NOISE, AMP})^2 + (V_{NOISE, ADC})^2} \quad (5)$$

$$V_{NOISE, AMP} = 140 \mu V_{RMS}$$

从公式4得到的系统噪声是ADC和VGA的合并噪声。放大器噪声可以利用公式5计算, 结果为140 $\mu\text{V rms}$ 。这表明, 放大器噪声至少比ADC噪声大50%, 因此它是系统交流性能的限制因素。

注意, 必须判断计算得到的 $V_{\text{NOISE, AMP}}$ 值是否与放大器的数据手册一致。在150 Ω 差分输出阻抗下, 额定噪声谱密度约为20 $\text{nV}/\sqrt{\text{Hz}}$ 。

虽然数据手册声称VGA的噪声基本上不随增益而变化, 但此噪声会随负载而变化, 因此噪声谱密度应根据放大器输出驱动的总阻抗进行缩放。放大器的差分输出阻抗很大(16 $\text{k}\Omega || 0.8 \text{ pF}$), 因此放大器看到的阻抗(见图1)可以计算如下:

$$[10 \Omega + (300 \Omega || 150 \Omega || 3.5 \text{ k}\Omega)] = 107 \Omega.$$

利用此数值, 本应用中AD8375的减额噪声谱密度可以通过公式6计算:

$$\text{AmplifierNSD} = 20 \frac{\text{nV}}{\sqrt{\text{Hz}}} \times \frac{107}{150} = 14.3 \frac{\text{nV}}{\sqrt{\text{Hz}}}$$

$$V_{\text{NOISE, AMP}}(\text{Calculated}) = \text{NSD} \left(\frac{\text{nV}}{\sqrt{\text{Hz}}} \right) \times \sqrt{BW \times \text{ShapeFactor}} \quad (6)$$

注意, 利用实际滤波器计算系统噪声时, 噪声带宽的形状与理想滤波器不同。频率响应的这种差别用“形状因子”这一术语来定义, 反映滚降区中的噪声。形状因子取决于滤波器的阶数, 是噪声带宽与-3 dB带宽的比值³。滤波器的极点越多, 形状因子越接近1。这一关系可从表1看出。

表1. 系统阶数与形状因子的关系

系统阶数	形状因子
1	1.57
2	1.11
3	1.05
4	1.03
5	1.02

图1示例的形状因子为1.02。利用公式6计算放大器注入的噪声:

$$V_{\text{NOISE, AMP}}(\text{Calculated}) = 14.3 \frac{\text{nV}}{\sqrt{\text{Hz}}} \times \sqrt{105 \text{ MHz}} \times 1.02 = 149 \mu\text{V}_{\text{RMS}}$$

$$V_{\text{NOISE, AMP}}(\text{Calculated}) = 149 \mu\text{V}_{\text{RMS}}$$

VGA注入系统的这一估计噪声值与利用公式5算得的测量值非常吻合, 证明由AD8375和AD9268组成的信号链的性能主要取决于放大器。

结束语

许多情况下, 系统信号链需要一个放大器(VGA或增益模块)来将满量程信号驱动到ADC。系统设计师必须了解不同放大器选择导致的ADC性能降低情况。利用所选放大器和ADC进行设计之前, 设计师可以利用本文所述的方法计算放大器的噪声分布, 估计预定系统实现方案的预期动态性能(通过SNR表示)。

参考文献

¹MT-006, ADC噪声系数 — 一个经常被误解的参数

²数据转换手册

³Reeder, Rob and Jim Caserta, “应用工程师问答 — 36, 关于宽带ADC前端设计考虑II: 用放大器还是用变压器驱动ADC?”《模拟对话》第41卷第1期, 2007年。

作者简介

Umesh Jayamohan [umesh.jayamohan@analog.com]是ADI公司高速转换器部(北卡罗来纳州格林斯博罗)的一名应用工程师。Umesh于1998年获得印度喀拉拉大学电气工程学士学位, 于2002年获得美国亚利桑那州立大学电气工程硕士学位, 担任设计和应用工程师已逾7年。



诚挚感谢

44年全心奉献



ANALOG DIALOGUE
A JOURNAL FOR THE EXCHANGE OF ANALOG TECHNOLOGY

VOLUME 3 • NUMBER 1 • Published by Analog Devices, Inc. • Cambridge • Massachusetts 02142 • MARCH 1969

Noise and Operational Amplifier Circuits

BY LEWIS SMITH, Director of Research Emeritus* and
D.H. SHEINGOLD, Technical Marketing Manager, Analog Devices, Inc.



“ 有一名员工，兢兢业业为公司奉献了40多年。
他就是1969年加入ADI的Dan Sheingold。

那时正是ADI迅猛发展的时期，我们刚刚上市，收购了Pastoriza作为进入转换器市场的平台，又成立了Nova Devices，准备进军IC业务。同样值得一提的是，我说服Dan加入ADI，担任《模拟对话》的编辑。当我得知Philbrick(该公司开创性地将运算放大器用作功能构建模块)被收购后，我立刻就找到了Dan，他之前曾成功地推出了《*Analog Monologue*》，并为Philbrick树立了良好的形象，令该公司被誉为这一新兴市场的创新领导者。终于，在效力Philbrick长达19年后，Dan加入了ADI，并在接下来的40年中，使《模拟对话》成为了发行时间最长的行业技术杂志。

《模拟对话》成功塑造了ADI作为模拟产品和技术领导者的形象，同时帮助客户了解和使用公司四十多年来不断推出的众多创新技术，而这一切无不得益于Dan对技术和市场趋势的远见卓识，以及他妙笔生花的写作境界。Dan，谢谢你在1968年12月赏光和我到Jimmy's Harborside餐厅用餐，并接受ADI的邀约。

Ray Stata, ADI董事会主席
2009年6月



致敬Dan Sheingold

我不会说Dan老了，但当他刚来ADI时，monolithic一词的意思还不是“单芯片”，而是指他刻的那块石碑，那时候《模拟对话》文章大概还是写在石碑上的。

我不会说Dan落伍了，但他还以为Twitter(注：英文也有激动颤抖之意)指的是紧张不安的高中生在舞会上的表现。

我也不会说Dan任职某个岗位太久，但加入《模拟对话》14年后，我开始体会到查尔斯王子等待伊丽莎白女王退位的心情。

但是我要说，Dan让我爱上了文字，他教我如何把技术类话题讲得既清晰、引人入胜，又尽量避免花哨夸张。Dan还让我看到一个人热爱工作可以到痴迷的程度，哪怕工作了44年，仍然渴望工作，这是多么珍贵的品质。除了乐于分享知识，Dan也热爱学习，他总是倾听、尝试新的创意，不断提高自我，改善自己的部门，让我们的杂志越来越优秀。这对我来说也是无比重要的一课。

Dan进入了他人生的新阶段，但我知道，他不会就此颐养天年。我希望，在他参加完唱诗班，给盲人读完书，和家人出游回来后，如果还有时间，不妨再回来看看，我听说Energizer®可能会有空缺，一些累了的老家伙需要人顶替。

Scott Wayne, 在Dan的送别宴会上, 2013年2月



Ray Stata、Dan Sheingold和Dave Kress出席Dan的送别晚宴。



Dan Sheingold、Ray Stata和Scott Wayne.

Analog Dialogue

本期介绍

- 2 编者寄语, 新产品简介
- 3 乘法器与调制器
- 5 保护RS-485通信网络不受有害EMC事件影响
- 11 可编程增益TIA最大化光谱系统中的动态范围
- 16 选择电阻以最大程度减少接地负载电流源误差
- 17 精密逐次逼近型ADC基准电压源设计
- 21 完整传感器数据采集解决方案简化工业数据采集系统设计

25

向Jerry Fishman致敬



本期介绍

乘法器与调制器

调制器与乘法器的关系极为密切，但乘法器的输出是其输入的乘积，而调制器的输出是一路输入的信号与另一路输入信号符号的乘积。调制函数可通过放大器建模，该放大器通过其载波输入上的比较器切换正增益和负增益；或者通过载波输入和其中一个端口之间的乘法器与限幅放大器建模。（第3页）

保护RS-485通信网络不受有害EMC事件影响

RS-485链路必须能够在恶劣的环境下工作，这些环境下雷击、静电放电以及其它电磁现象会导致较大的瞬变电压，因此链路必须符合静电放电、电快速瞬变和电涌等标准。本文描述这些瞬变的类型，并给出三种不同成本/保护等级的EMC兼容解决方案。（第5页）

可编程增益TIA最大化光谱系统中的动态范围

采用光电二极管或其它电流输出型传感器进行物理属性测量时，所使用的精密仪器通常包括跨导放大器(TIA)和可编程增益级，以便实现最大动态范围。本文描述了采用单级可编程增益TIA实现噪声最小化并保持高带宽和精度的优势与挑战。（第11页）

选择电阻以最大程度减少接地负载电流源误差

运算放大器通常用于产生高质量电流源。在工业应用中，它们广泛用于提供4 mA至20 mA电流。改进型Howland电流源非常受欢迎，因为它可以驱动接地负载。其精度取决于放大器和电阻。本文介绍如何选择外部电阻以最大程度减少误差。（第16页）

精密逐次逼近型ADC基准电压源设计

高分辨率、逐次逼近型ADC的精度取决于精度、稳定性和其基准电压源的驱动能力。基准电压源具有动态负载，因此它必须能够处理与时间和吞吐速率相关的电流。通常采用外部基准电压源可获得最佳性能，因此本文讨论设计挑战与要求。（第17页）

完整传感器数据采集解决方案简化工业数据采集系统设计

可编程逻辑控制器是许多工业自动化和过程控制系统的核心，采用多个传感器和执行器来测量和控制模拟过程变量，例如压力、温度和流量。该文章介绍高度集成的ADAS3022如何降低复杂度，从而便于设计多通道数据采集系统。（第21页）

向Jerry Fishman致敬

2013年3月28日，我们的首席执行官、同事和朋友Jerry Fishman因心脏病突发安详辞世。Jerry在1971年加盟ADI公司担任产品营销工程师。他在1991年晋升为总裁兼首席运营官，随后在1996年开始担任首席执行官，在ADI公司度过了42年职业生涯。（第25页）

Scott Wayne [scott.wayne@analog.com]

所有ADI产品数据手册都可在www.analog.com/zh网站查到，只需在搜索框中输入产品型号即可。

4月

高性能隔离误差放大器	ADuM3190
用于隔离式电源的数字控制器	ADP1046A
14位、32通道、50 V至200 V满量程DAC	AD5535B
双通道、12位nanoDAC+™、2 ppm/°C基准电压源DAC	AD5697R
12/16位nanoDAC+四通道DAC	AD5687/AD5689
双通道10位nanoDAC®DAC 2 ppm/°C基准电压源	AD5313R/AD5338R
12/16位nanoDAC+双通道DAC 2 ppm/°C基准电压源DAC	AD5687R/AD5689R

5月

键盘解码器和I/O端口扩展器	ADP5586
rms功率10 MHz至10 GHz检波器	ADL5906
高端电源逻辑电平控制开关	ADP196

6月

14位、170 MSPS/250 MSPS、JESD204B流水线式ADC	AD9683
精密差分高CMV放大器	AD8479
高精度低功耗仪表放大器	AD8422
可变增益18 MHz低功耗放大器	AD8338
8通道、16位、同步采样DAS	ADAS3023
RF/IF、30 MHz至6 GHz增益模块	ADL5544/ADL5545
高SPL、模拟输出MEMS麦克风	ADMP411
80 MHz带宽IF接收器	AD6677
线性低噪声-28 V、-200 mA稳压器	ADP7182
高端负载500 mA四通道信号开关	ADP1190

Analog Dialogue

模拟对话杂志(www.analog.com/zh/analogdialogue)是ADI公司于1967年创办的技术杂志，至今已经连续出版47年，主要讨论有关模拟信号、数字信号和混合信号处理产品、应用、技术和技巧。模拟对话杂志目前提供两种版本。在线版每月发行一期；印刷版每年发行四期。作为对在线版中技术文章的定期回顾和汇集。在线版的内容包括：技术文章；近期应用笔记、电路笔记、新产品简介、在线研讨会、已发表文章等及时信息；以及“集锦”栏目，其中包括从ADI网站(www.analog.com/zh)获得重要相关信息的通用链接网址。感兴趣的读者也可以至Analog Dialogue档案库www.analog.com/library/analogdialogue/china/archives.html查阅自1967年第1卷第1期创刊至今的每期存档，包括三期纪念特刊。如需订阅，请访问www.analog.com/library/analogdialogue/china/subscribe.html。欢迎提出您的宝贵意见；Facebook: www.facebook.com/analogdialogue, EngineerZone: ez.analog.com/blogs/analogdialogue, 电子邮件: dialogue.editor@analog.com 或编辑 Scott Wayne, [scott.wayne@analog.com].

乘法器与调制器

作者: James Bryant

虽然许多有关调制的描述都将其描绘成一种乘法过程,但实际情况更为复杂。

首先,为清晰起见,若信号 $A_s \cos(\omega_s t)$ 和未调制的载波 $\cos(\omega_c t)$ 施加于理想乘法器的两路输入,则我们将得到一个调制器。这是因为两个周期波形 $A_s \cos(\omega_s t)$ 和 $A_c \cos(\omega_c t)$ 施加于乘法器(为便于分析,假定比例因子为1 V)输入端,产生的输出为:

$$V_o(t) = \frac{1}{2} A_s A_c [\cos((\omega_s + \omega_c)t) + \cos(\omega_s - \omega_c)t]$$

若载波 $A_c \cos(\omega_c t)$ 幅度为1 V ($A_c = 1$), 则该式进一步简化为:

$$V_o(t) = \frac{1}{2} A_s [\cos((\omega_s + \omega_c)t) + \cos((\omega_s - \omega_c)t)]$$

但在大多数情况下,调制器是执行此功能更好的电路。调制器(用来改变频率的时候也称为混频器)与乘法器密切相关。乘法器的输出是其输入的瞬时积。调制器的输出是该调制器其中一路输入的信号(称为信号输入)和另一路输入的信号符号(称为载波输入)的瞬时积。图1显示了调制函数的两种建模方法:作为放大器使用,通过载波输入上的比较器输出切换正增益和负增益;或者作为乘法器使用,并在其载波输入和其中一个端口之间放置一个高增益限幅放大器。两种架构都可用来形成调制器,但开关放大器架构(用于AD630平衡调制器中)运行较慢。大多数高速IC调制器含有一个跨导线性乘法器(基于吉尔伯特单元),并在载波路径上有一个限幅放大器,用来过驱其中一路输入。该限幅放大器可能具有高增益,允许低电平载波输入——或者具有低增益和干净的限幅特性,从而要求相对较大的载波输入以正常工作。详细信息请参考数据手册。




图1. 调制函数的两种建模方法

出于某些原因,我们使用调制器而非乘法器。乘法器的两个端口均为线性,因此载波输入的任何噪声或调制信号都会与信号输入相乘,降低输出;同时,大多数情况下可忽略调制器载波输入的幅度变动。二阶特性会导致载波输入的幅度噪声影响输出,但最好的调制器都会尽可能减少这种影响,因此不纳入本文的讨论范围。简单的调制器模型使用由载波驱动的开关。(理想)开路开关具有无限大的电阻和零热噪声电流,且(理想)闭路开关具有零电阻和零热噪声电压;因此,虽然调制器的开关并非理想,但相比乘法器而言,调制器依然具有较低的内部噪声。另外,比起乘法器,设计与制造类似的高性能、高频率调制器也更为简便。

与模拟乘法器相同,调制器将两路信号相乘;但与模拟乘法器不同的是,调制器的乘法运算是非线性的。当载波输入的极性为正时,信号输入乘以+1;而当极性为负时,则乘以-1。换言之,信号乘以载波频率下的方波。

频率为 $\omega_c t$ 的方波可使用傅里叶序列的奇次谐波表示:

$$K[\cos(\omega_c t) - 1/3\cos(3\omega_c t) + 1/5\cos(5\omega_c t) - 1/7\cos(7\omega_c t) + \dots]$$

对该序列求和: $[+1, -1/3, +1/5, -1/7 + \dots]$ 其值为 $\pi/4$ 。因此, K数值为 $4/\pi$, 这样当正直流信号施加到载波输入时,平衡调制器可作为单位增益放大器使用。

载波幅度并不重要,只要它足够大,可驱动限幅放大器即可;因此,由信号 $A_s \cos(\omega_s t)$ 和载波 $\cos(\omega_c t)$ 驱动的调制器产生的输出即为信号与载波平方的乘积:

$$2A_s/\pi[\cos(\omega_s + \omega_c)t + \cos(\omega_s - \omega_c)t - 1/3\{\cos(\omega_s + 3\omega_c)t + \cos(\omega_s - 3\omega_c)t\} + 1/5\{\cos(\omega_s + 5\omega_c)t + \cos(\omega_s - 5\omega_c)t\} - 1/7\{\cos(\omega_s + 7\omega_c)t + \cos(\omega_s - 7\omega_c)t\} + \dots]$$

该输出包含下列项的频率之和与频率之差: 信号与载波、信号与载波的所有奇次谐波。理想的完美平衡调制器中不存在偶次谐波乘积。然而在真实调制器中,载波端口的残余失调会导致低电平偶次谐波乘积。在许多应用中,低通滤波器(LPF)可滤除高次谐波乘积项。请记住, $\cos(A) = \cos(-A)$, 因此 $\cos(\omega_m - N\omega_c)t = \cos(N\omega_c - \omega_m)t$, 并且无需担心“负”频率。滤波处理后,调制器输出可计算如下:

$$2A_s/\pi[\cos(\omega_s + \omega_c)t + \cos(\omega_s - \omega_c)t]$$

它和乘法器输出的表达式一致,只是增益稍有不同。在实际系统中,增益采用放大器或衰减器进行归一化,因此此处无需考虑不同系统的理论增益。

在简单的应用中,显然使用调制器优于使用乘法器,但如何定义“简单”? 调制器用作混频器时,信号与载波分别为频率等于 f_1 和 f_c 的简单正弦波,未经滤波处理的输出包含频率和 $(f_1 + f_c)$ 与频率差 $(f_1 - f_c)$, 以及信号与载波奇次谐波的频率和与频率差 $(f_1 + 3f_c)$ 、 $(f_1 - 3f_c)$ 、 $(f_1 + 5f_c)$ 、 $(f_1 - 5f_c)$ 、 $(f_1 + 7f_c)$ 、 $(f_1 - 7f_c)$ …。经LPF滤波之后,预计仅得到基波项 $(f_1 + f_c)$ 和 $(f_1 - f_c)$ 。

然而,若 $(f_1 + f_c) > (f_1 - 3f_c)$, 将无法使用简单的LPF区分基波与谐波项,因为某个谐波项的频率低于某个基波项。这并非属于简单的情况,因此需进一步分析。

如果假设信号包含单一频率 f_1 , 或假设信号更复杂,分布在频段 f_1 至 f_2 中,则我们便可分析调制器的输出频谱,如下图所示。假设完美平衡的调制器不存在信号泄漏、载波泄漏或失真,则输出不含输入项、载波项和杂散项。输入以黑色表示(或在输出图中以浅灰色表示,哪怕实际上并不存在)。

图2显示输入——位于 f_1 至 f_2 频段内的信号，以及频率为 f_c 的载波。乘法器不含下列奇次载波谐波： $1/3(3f_c)$ 、 $1/5(5f_c)$ 、 $1/7(7f_c)$...，以虚线表示。请注意，小数 $1/3$ 、 $1/5$ 和 $1/7$ 表示幅度，而非频率。




图2. 输入频谱，显示信号输入、载波和奇次载波谐波

图3显示乘法器或调制器的输出，以及截止频率为 $2f_c$ 的LPF。




图3. 使用LPF的乘法器或调制器输出频谱

图4显示未经滤波处理的调制器输出(但不含 $7f_c$ 以上的谐波项)。




图4. 未经滤波处理的调制器输出频谱

若信号频带 (f_1 至 f_2) 位于奈奎斯特频带 (直流至 $f_c/2$) 内，则截止频率高于 $2f_c$ 的LPF将使调制器具有与乘法器相同的输出频谱。若信号频率高于奈奎斯特频率，则情况更复杂。

图5显示信号频带正好低于 f_c 时将发生的情况。依然有可能分离谐波项和基波项，但此时需使用具有陡峭滚降特性的LPF。




图5. 信号大于 $f_c/2$ 时的输出频谱

图6显示由于 f_c 位于信号通带内，谐波项叠加 ($3f_c - f_1 < f_c + f_1$)，因此基波项不再能够通过LPF与谐波项分离。所需信号此时必须通过带通滤波器(BPF)进行选择。

所以，虽然调制器在大部分变频应用中优于线性乘法器，但设计实际系统时必须考虑到它们的谐波项。




图6. 信号超过 f_c 时的输出频谱

参考文献

模拟对话

Brandon, David. “利用多通道DDS实现相位相干FSK调制。”《模拟对话》第44卷第4期，2010年。

Gilbert, Barrie. “关于乘法器。”《模拟对话》第42卷第4期，2008年。

产品页

混频器和乘法器

乘法器和除法器

调制器和解调器

非常见问题

乘法器和调制器

购者自慎

技术指南

MT-079技术指南。模拟乘法器。

MT-080技术指南。混频器和调制器。

作者简介

James Bryant [james@jbryant.eu] 从1982年起担任ADI欧洲地区的应用经理，拥有利兹大学物理与哲学学位。他还是注册工程师(C.Eng.)、欧洲注册工程师(Eur.Eng.)、电机工程师协会会员(MIEE)以及对外广播新闻处(FBIS)会员。除了热情钻研工程学外，他还是一名无线电爱好者，他的呼叫代号是G4CLF。



保护RS-485通信网络不受有害EMC事件影响

作者：James Scanlon和Koenraad Rutgers

内容提要

在实际工业和仪器仪表(I&I)应用中，RS-485接口链路需要在恶劣电磁环境下工作。雷击、静电放电和其他电磁现象引起的大瞬变电压可能损坏通信端口。为了确保这些数据端口能够在最终安装环境中正常工作，它们必须符合某些电磁兼容性(EMC)法规。

这些要求包括三个主要瞬变抗扰度标准：静电放电、电快速瞬变和电涌。

许多EMC问题并不简单或明显，因此必须在产生设计开始时予以考虑。如果把这些问题留到设计周期后期去解决，可能导致工程预算和计划超限。

本文介绍各主要瞬变类型，并针对RS-485通信端口的三种不同成本/保护级别，提出并演示三种不同的EMC兼容解决方案。

ADI公司和Bourns, Inc.携手合作，共同开发了业界首个EMC兼容RS-485接口设计工具，提供针对IEC 61000-4-2 ESD、IEC 61000-4-4 EFT和IEC 61000-4-5电涌的四级保护，从而扩展面向系统的解决方案组合。它根据所需保护级别和可用预算为设计人员提供相应的设计选项。借助这些设计工具，设计人员可在设计周期之初考虑EMC问题，从而降低该问题导致的项目延误风险。

RS-485标准

工业与仪器仪表(I&I)应用常常需要在距离很远的多个系统之间传输数据。RS-485电气标准是I&I应用中使用最广泛的物理层规范之一，I&I应用包括：工业自动化、过程控制、电机控制和运动控制、远程终端、楼宇自动化(暖通空调HVAC等)、安保系统和再生能源等。

使RS-485成为I&I通信应用理想之选的一些关键特性如下：

- 长距离链路——最长4000英尺
- 可在一对绞线电缆上双向通信
- 差分传输可提高共模噪声抗扰度，减少噪声辐射
- 可将多个驱动器和接收器连接至同一总线
- 宽共模范围(-7 V至+12 V)允许驱动器与接收器之间存在地电位差异
- TIA/EIA-485-A允许数据速率达到数十Mbps

TIA/EIA-485-A描述RS-485接口的物理层，通常与Profibus、Interbus、Modbus或BACnet等更高层协议配合使用，能够在相对较长的距离内实现稳定的数据传输。

但在实际应用中，雷击、功率感应、直接接触、电源波动、感应开关和静电放电可能产生较大瞬变电压，对RS-485收发器造成损害。设计人员必须确保设备不仅能在理想条件下工作，而且能够在实际可能遇到的恶劣环境下正常工作。为了确保这些设计能够在电气条件恶劣的环境下工作，各个政府机构和监管机构实施了EMC法规。如果设计符合这些法规，可以让最终用户确信它们在恶劣环境下也能正常工作。

电磁兼容性

电磁环境由辐射和传导两种能量组成，因此EMC包括两个方面：发射和耐受性。EMC是指电气系统在目标电磁环境下保持良好性能且不会向该环境引入大量电磁干扰的能力。本文讨论如何提高RS-485端口的EMC耐受性以防范三种主要EMC瞬变。

国际电工委员会(IEC)是致力于制定和发布所有电气、电子和相关技术国际标准的全球领先组织。自1996年以来，向欧盟出售或在欧盟范围内出售的所有电子设备都必须达到IEC 61000-4-x规范定义的EMC级别。

TheIEC 61000规范定义了一组EMC抗扰度要求，适用于在住宅、商业和轻工业环境中使用的电气和电子设备。这组规范包括以下三类高电压瞬变，电子设计人员必须确保数据通信线路不受它们损害：

- IEC 61000-4-2静电放电(ESD)
- IEC 61000-4-4电快速瞬变(EFT)
- IEC 61000-4-5电涌耐受性

所有这些规范都定义了测试方法，用以评估电子和电气设备对指定现象的耐受性。下面概要说明各种测试。

静电放电

ESD是指静电荷在不同电位的实体之间的突然传输，由靠近接触或电场感应引起。其特征是在短时间内产生高电流。IEC 61000-4-2测试的主要目的是确定系统在工作过程中对系统外部ESD事件的抗扰度。IEC 61000-4-2描述了两种耦合测试方法，即所谓接触放电和空气放电。接触放电要求放电枪与受测单元直接接触。在空气放电测试期间，放电枪的充电电极朝向受测单元移动，直到气隙上发生电弧放电。放电枪不与受测单元直接接触。空气放电测试的结果和可重复性会受到多种因素的影响，包括湿度、温度、气压、距离和放电枪逼近受测单元的速率。这种方法能够更好地反映实际ESD事件，但可重复性较差。因此，接触放电是首选测试方法。

测试期间,数据端口须经受至少10次正极放电和10次负极放电,脉冲之间间隔1秒。测试电压的选择取决于系统端环境。规定的最高测试为4级,要求接触放电电压为 ± 8 kV,空气放电电压为 ± 15 kV。图1显示了规范所述的8 kV接触放电电流波形。一些关键波形参数包括小于1 ns的上升时间和大约60 ns的脉冲宽度。这说明脉冲总能量约为数十mJ。




图1. IEC 61000-4-2 ESD波形(8 kV)

电快速瞬变

电快速瞬变测试要求将数个极端快速的瞬变脉冲耦合到信号线上,以代表容性耦合到通信端口的外部开关电路的瞬态干扰,这种干扰可能包括继电器和开关触点抖动,以及切换感性或容性负载引起的瞬变,所有这些在工业环境中非常常见。EC 61000-4-4中定义EFT测试尝试模拟因为这些类型的事件产生的干扰。

图2显示EFT 50 Ω 负载波形。EFT波形用具有50 Ω 输出阻抗的发生器在50 Ω 阻抗上产生的电压来描述。输出波形由15 ms的2.5 kHz至5 kHz突发高压瞬变脉冲组成,以300 ms间隔重复。每个脉冲具有5 ns的上升时间和50 ns的持续时间,在波形的上升和下降沿的50%点之间测量。单个EFT脉冲的总能量与ESD脉冲相似。单个脉冲的总能量典型值为4 mJ。施加于数据端口的电压可以高达2 kV。




图2. IEC 61000-4-4 EFT 50 Ω 负载波形

这些快速突发瞬变通过电容耦合钳耦合到通信线路。EFT通过耦合钳容性耦合到通信线路,而不是直接接触。这同样降低了EFT发生器的低输出阻抗所引起的负载。耦合钳和电缆之间的耦合电容取决于电缆直径、屏蔽和绝缘。

电涌瞬变

电涌瞬变由开关或雷电瞬变产生的过压引起。开关瞬变的原因可以是电源系统切换、电源分配系统的负载变化或短路等各种系统故障。雷电瞬变的原因可以是附近的雷击将高电流和电压注入电路中。IEC 61000-4-5定义了用于评估对这些破坏性电涌的抗扰度的波形、测试方法和测试级别。

波形定义为开路电压和短路电流下波形发生器的输出。标准描述了两种波形。10/700 μ s组合波形用于测试要连接到对称通信线路的端口,例如电话交换线。1.2/50 μ s组合波形发生器用于所有其他情形,特别是短距离信号连接。RS-485端口主要使用1.2/50 μ s波形,本部分将予以说明。波形发生器的有效输出阻抗为2 Ω ,因此电涌瞬变相关的电流非常高。

图3显示1.2/50 μs 电涌瞬变波形。ESD和EFT具有相似的上升时间、脉冲宽度和能量水平，但电涌脉冲的上升时间为1.25 μs ，脉冲宽度为50 μs 。此外，电涌脉冲能量可以达到90 J，比ESD或EFT脉冲的能量高出三到四个数量级。因此，电涌瞬变被认为是最严重的EMC瞬变。ESD与EFT相似，因此电路保护的设计可以相似，但电涌则不然，其能量非常高，因此必须以不同方式处理。这是开发保护措施以改善数据端口对所有三种瞬变的抗扰度，同时保持高性价比的过程中会遇到的主要问题之一。

电阻将电涌瞬变耦合到通信线路。图4显示半双工RS-485器件的耦合网络。并联电阻总和为40 Ω 。对于半双工器件，每个电阻为80 Ω 。电涌测试期间，将5个正脉冲和5个负脉冲施加于数据端口，各脉冲间隔最长时间为1分钟。标准要求，器件在测试期间设置为正常工作状态。




图3. IEC 61000-4-5电涌1.2/50 μs 波形




图4. 半双工RS-485器件的耦合/去耦网络

通过/失败标准

将瞬变施加于被测系统时，测试结果按照通过/失败标准分为四类。下面是通过/失败标准的列表，并举例说明各标准与RS-485收发器的关系。

- 正常工作；施加瞬变期间或之后不会发生位错误。
- 功能暂时丧失或性能暂时降低，不需要操作员干预；施加瞬变期间或之后的有限时间内可能发生位错误。

- 功能暂时丧失或性能暂时降低，需要操作员干预；可能发生闩锁事件，但上电复位后可消除，对器件的功能和性能无永久影响。
- 功能丧失，设备永久损坏；器件未通过测试。

标准A是最希望达到的，标准D是不可接受的。永久损坏会导致系统停机和维修/更换成本。对于任务关键型系统，标准B和标准C也是不可接受的，因为系统在瞬变事件期间必须能无错误运行。

瞬变保护

设计瞬变保护电路时，设计人员必须考虑以下主要事项：

1. 该电路必须防止或限制瞬变引起的损坏，并允许系统恢复正常工作，性能影响极小。
2. 保护方案应当非常可靠，足以处理系统在实际应用经受到的瞬变类型和电压水平。
3. 瞬变时长是一个重要因素。对于长时间瞬变，热效应可能会导致某些保护方案失效。
4. 正常条件下，保护电路不得干扰系统运行。
5. 如果保护电路因为过应力而失效，它应以保护系统的方式失效。

图5显示一个典型保护方案，其特征是具有两重保护：主保护和次级保护。主保护可将大部分瞬变能量从系统转移开，通常位于系统和环境之间的接口。它旨在将瞬变分流至地，从而消除大部分能量。

次级保护的目的是保护系统各个部件，使其免受主保护允许通过的任何瞬态电压和电流的损坏。它经过优化，确保能够抵御残余瞬变影响，同时允许系统的敏感部分正常工作。主保护和次级保护的设计必须与系统I/O协同工作，从而最大程度地降低对受保护电路的压力，这点很重要。主保护器件与次级保护器件之间一般有一个协调元件，如电阻或非线性过流保护器件等，用以确保二者协同应对瞬变。




图5. 保护方案框图

RS-485瞬变抑制网络

就特性而言, EMC瞬态事件在时间上会有变化, 因此保护元件必须具有动态性能, 而且其动态特性需要与受保护器件的输入/输出极相匹配, 这样才能实现成功的EMC设计。器件数据手册一般只包含直流数据, 由于动态击穿和I/V特性可能与直流值存在很大差异, 因此这些数据没有太多价值。必须进行精心设计并确定特性, 了解受保护器件的输入/输出级的动态性能, 并且使用保护元件, 才能确保电路达到EMC标准。

图6所示电路显示了三种不同的完整的EMC兼容解决方案。每个解决方案都经过独立外部EMC兼容性测试公司的认证, 各方案使用精选的Bourns外部电路保护元件, 针对ADI公司具有增强ESD保护性能的ADM3485E 3.3 V RS-485收发器提供不同的成本/保护级别。所用的Bourns外部电路保护元件包括瞬态电压抑制器(CDSOT23-SM712)、瞬态闭锁单元(TBU-CA065-200-WH)、晶闸管电涌保护器(TISP4240M3BJR-S)和气体放电管(2038-15-SM-RPLF)。

每种解决方案都经过特性测试, 确保保护元件的动态I/V性能可以保护ADM3485E RS-485总线引脚的动态I/V特性, 使得ADM3485E输入/输出级与外部保护元件协同防范瞬变事件。




图6. 三个EMC兼容ADM3485E电路(原理示意图, 未显示所有连接)

保护方案1

前面说过, EFT和ESD瞬变具有相似的能量水平, 而电涌波形的能量水平则高出三到四个数量级。针对ESD和EFT的保护可通过相似方式实现, 但针对高电涌级别的保护解决方案则更为复杂。第一个解决方案提供四级ESD和EFT保护及二级电涌保护。本文描述的所有电涌测试都使用 $1.2/50 \mu\text{s}$ 波形。

此解决方案使用Bourns公司的CDSOT23-SM712瞬态电压抑制器(TVS)阵列, 它包括两个双向TVS二极管, 非常适合保护RS-485系统, 过应力极小, 同时支持RS-485收发器上的全范围RS-485信号和共模偏移(-7 V至+12 V)。表1显示针对ESD、EFT和电涌瞬变的电压保护级别。

表1. 解决方案1保护级别

ESD (-4-2)		EFT (-4-4)		电涌 (-4-5)	
级别	电压(接触/空气)	级别	电压	级别	电压
4	8 kV/15 kV	4	2 kV	2	1 kV

TVS是基于硅的器件。在正常工作条件下, TVS具有很高的对地阻抗; 理想情况下它是开路。保护方法是将瞬态导致的过压箝位到电压限值。这是通过PN结的低阻抗雪崩击穿实现的。当产生大于TVS的击穿电压的瞬态电压时, TVS会将瞬态箝位到小于保护器件的击穿电压的预定水平。瞬变立即受到箝位($< 1 \text{ ns}$), 瞬态电流从受保护器件转移至地。重要的是要确保TVS的击穿电压在受保护引脚的正常工作范围之外。CDSOT23-SM712的独有特性是具有+13.3 V和-7.5 V的非对称击穿电压, 与+12 V至-7 V的收发器共模范围相匹配, 从而提供最佳保护, 同时最大程度减小对ADM3485E RS-485收发器的过应力。




图7. CDSOT23-SM712 I/V特性

保护方案2

上一解决方案可提供最高四级ESD和EFT保护, 但只能提供二级电涌保护。为了提高电涌保护级别, 保护电路变得更加复杂。以下保护方案可以提供最高四级电涌保护。

CDSOT23-SM712专门针对RS-485数据端口设计。以下两个电路基于CDSOT23-SM712构建, 提供更高级别的电路保护。CDSOT23-SM712提供次级保护, 而TISP4240M3BJR-S提供主保护。主从保护器件与过流保护之间的协调通过TBU-CA065-200-WH完成。表2显示使用此保护电路的ESD、EFT和电涌瞬变保护电压级别。

表2. 解决方案2保护级别

ESD (-4-2)		EFT (-4-4)		Surge (-4-5)	
级别	电压(接触/空气)	级别	电压	级别	电压
4	8 kV/15 kV	4	2 kV	4	4 kV

当瞬变能量施加于保护电路时,TVS将会击穿,通过提供低阻抗的接地路径来保护器件。由于电压和电流较高,还必须通过限制通过的电流来保护TVS。这可采用瞬态闭锁单元(TBU)实现,它是一个主动高速过流保护元件。此解决方案中的TBU是Bourns TBU-CA065-200-WH。

TBU可阻挡电流,而不是将其分流至地。作为串联元件,它会对通过器件的电流做出反应,而不是对接口两端的电压做出反应。TBU是一个高速过流保护元件,具有预设电流限值和耐高压能力。当发生过流,TVS由于瞬态事件击穿时,TBU中的电流将升至器件设置的限流水平。此时,TBU会在不足1 μs时间内将受保护电路与电涌断开。在瞬变的剩余时间内,TBU保持在受保护阻隔状态,只有极小的电流(<1 mA)通过受保护电路。在正常工作条件下,TBU具有低阻抗,因此它对正常电路工作的影响很小。在阻隔模式下,它具有很高的阻抗以阻隔瞬变能量。在瞬态事件后,TBU自动复位至低阻抗状态,允许系统恢复正常工作。

与所有过流保护技术相同,TBU具有最大击穿电压,因此主保护器件必须箝位电压,并将瞬变能量重新引导至地。这通常使用气体放电管或固态晶闸管等技术实现,例如完全集成电涌保护器(TISP)。TISP充当主保护器件。当超过其预定义保护电压时,它提供瞬态开路低阻抗接地路径,从而将大部分瞬变能量从系统和其他保护器件转移开。

TISP的非线性电压-电流特性通过转移产生的电流来限制过压。作为晶闸管,TISP具有非连续电压-电流特性,它是由于高电压区和低电压区之间的切换动作而导致的。图8显示了器件的电压-电流特性。在TISP器件切换到低电压状态之前,它具有低阻抗接地路径以分流瞬变能量,雪崩击穿区域则导致了箝位动作。在限制过压的过程中,受保护电路短暂暴露在高压下,因而在切换到低压保护导通状态之前,TISP器件处在击穿区域。TBU将保护下游电路,防止由于这种高电压导致的高电流造成损坏。当转移电流降低到临界值以下时,TISP器件自动复位,以便恢复正常系统运行。

如上所述,所有三个器件与系统I/O协同工作来保护系统免受高电压和电流瞬变影响。




图8. TISP切换特性和电压限制波形

保护方案3

常常需要四级以上的电涌保护。此保护方案可保护RS-485端口免受最高6 kV电涌瞬变的影响。它的工作方式类似于保护解决方案2,但此电路采用气体放电管(GDT)取代TISP来保护TBU,进而保护次级保护器件TVS。GDT将针对高于前一种保护机制中所述TISP的过压和过流应力提供保护。此保护方案的GDT是Bourns公司的2038-15-SM-RPLF。TISP额定电流为220 A,而GDT每个导体的额定电流为5 kA。表3显示此设计提供的保护级别。

表3. 解决方案3保护级别

ESD (-4-2)		EFT (-4-4)		电涌(-4-5)	
级别	电压(接触/空气)	级别	电压	级别	电压
4	8 kV/15 kV	4	2 kV	X	6 kV

GDT主要用作主保护器件,提供低阻抗接地路径以防止过压瞬变。当瞬态电压达到GDT火花放电电压时,GDT将从高阻抗关闭状态切换到电弧模式。在电弧模式下,GDT成为虚拟短路,提供瞬态开路电流接地路径,将瞬态电流从受保护器件上转移开。

图9显示GDT的典型特性。当GDT两端的电压增大时,放电管中的气体由于产生的电荷开始电离。这称为辉光区。在此区域中,增加的电流将产生雪崩效应,将GDT转换为虚拟短路,允许电流通过器件。在短路事件中,器件两端产生的电压称为弧电压。辉光区和电弧区之间的转换时间主要取决于器件的物理特性。




图9. GDT特性波形

表4. 三种ADM3485E EMC兼容解决方案

保护方案	ESD (-4-2)		EFT (-4-4)		电涌(-4-5)	
	级别	电压(接触/空气)	级别	电压	级别	电压
TVS	4	8 kV/15 kV	4	2 kV	2	1 kV
TVS/TBU/TISP	4	8 kV/15 kV	4	2 kV	4	4 kV
TVS/TBU/GDT	4	8 kV/15 kV	4	2 kV	X	6 kV

结论

本文说明了处理瞬变抗扰度的三种IEC标准。在实际工业应用中, RS-485通信端口遇到这些瞬变时可能遭到损坏。EMC问题如果是在产品设计周期后期才发现, 可能需要重新设计, 导致计划延迟, 代价巨大。因此, EMC问题应在设计周期开始时就予以考虑, 否则可能后悔莫及, 无法实现所需的EMC性能。

在设计面向RS-485网络的EMC兼容解决方案时, 主要难题是让外部保护元件的动态性能与RS-485器件输入/输出结构的动态性能相匹配。

本文介绍了适用于RS-485通信端口的三种不同EMC兼容解决方案, 设计人员可按照所需的保护级别选择保护方案。EVAL-CN0313-SDPZ是业界首个EMC兼容RS-485客户设计工具, 针对ESD、EFT和电涌提供最高四级保护。表4总结了不同保护方案提供的保护级别。虽然这些设计工具不能取代所需的系统级严格评估和专业资质, 但能够让设计人员在设计周期早期降低由于EMC问题导致的项目延误风险, 从而缩短产品设计时间和上市时间。欲了解更多信息, 请访问www.analog.com/RS485emc。

参考文献

ADM3485E Data Sheet.

ADI接口和隔离产品选型。 www.analog.com/en/interface-isolation/products/index.html.

Bourns Telecom Protection Guide. www.bourns.com/data/global/pdfs/bourns_circuit_protection_selection_guide.pdf.

CDSOT23-SM712. www.bourns.com/pdfs/CDSOT23-SM712.pdf.

Electromagnetic Compatibility (EMC) Part 4-2: Testing and Measurement Techniques—Electrostatic Discharge Immunity Test (IEC 61000-4-2:2008 (Ed. 2.0)).

Electromagnetic Compatibility (EMC) Part 4-4: Testing and Measurement Techniques—Electrical Fast Transient/Burst Immunity Test (IEC 61000-4-4:2012 (Ed. 3.0)).

Electromagnetic Compatibility (EMC) Part 4-5: Testing and Measurement Techniques—Surge Immunity Test (IEC 61000-4-5:2005 (Ed. 2.0)).

EVAL-CN0313-SDPZ. www.analog.com/RS485emc.

GDT First Principles. www.bourns.com/pdfs/bourns_gdt_white_paper.pdf.

AN-960应用笔记。RS-485/RS-422电路实施指南。ADI, 2008年4月。

TBU-CA065-200-WH. www.bourns.com/data/global/pdfs/TBU-CA.pdf.

TISP4240M3BJR-S. www.bourns.com/data/global/pdfs/TISP4xxxM3BJ.pdf.

2038-15-SM-RPLF. www.bourns.com/data/global/pdfs/2038-xx-SM.pdf.

作者简介

James Scanlon [james.scanlon@analog.com]是ADI公司的高级评估工程师。2001年获得都柏林大学电子工程专业工程学士学位。2008年获得利默里克大学VLSI系统工程硕士学位。James于2001年以设计评估工程师身份在爱尔兰利默里克加盟ADI公司, 从事激光二极管驱动器的设计评估。他目前在接口和隔离技术部门工作, 主要研究收发器产品系列。



Koenraad Rutgers是Bourns, Inc.高级现场应用工程师。以前负责管理欧洲和亚洲电信电路保护团队, 现在负责半导体部门的新产品开发。他的主要成就包括将参考设计工作与新产品开发流程相集成, 以及向多家国际一级客户推出电路保护产品。Koenraad与人合作撰写了两篇IEEE论文并申请了四项专利。

可编程增益跨阻放大器 使光谱系统的动态范围 达到最大

作者: Luis Orozco

简介

利用光电二极管或其他电流输出传感器测量物理性质的精密仪器系统, 常常包括跨阻放大器(TIA)和可编程增益级以便最大程度地提高动态范围。本文通过实际例子说明实现单级可编程增益TIA以使噪声最低并保持高带宽和高精度的优势与挑战。

跨阻放大器是所有光线测量系统的基本构建模块。许多化学分析仪器, 如紫外可见(UV-VIS)或傅里叶变换红外(FT-IR)光谱仪等, 要依赖光电二极管来精确识别化学成分。这些系统必须能测量广泛的光强度范围。例如, UV-VIS光谱仪可测量不透明的样品(例如使用过的机油)或透明物质(例如乙醇)。另外, 有些物质在某些波长具有很强的吸收带, 而在其他波长则几乎透明。仪器设计工程师常常给信号路径增加多个可编程增益以提高动态范围。

光电二极管和光电二极管放大器

讨论光电二极管放大器之前, 快速回顾一下光电二极管。当光线照射其PN结时, 光电二极管会产生电压或电流。图1显示的是等效电路。该模型表示光谱仪所用的典型器件, 包括一个光线相关的电流源, 它与一个大分流电阻和一个分流电容并联, 该电容的容值范围是50 pF以下(用于小型器件)到5000 pF以上(用于超大型器件)。




图1. 光电二极管模型

图2显示了典型光电二极管的传递函数。该曲线看起来与普通二极管非常相似, 但随着光电二极管接触到光线, 整个曲线会上下移动。图2b是原点附近传递函数的特写, 此处无光线存在。只要偏置电压非零, 光电二极管的输出就不是零。此暗电流通常用10 mV反向偏置来指定。虽然用大反向偏置操作光电二极管(光导模式)可使响应更快, 但用零偏置操作光电二极管(光伏模式)可消除暗电流。实践中, 即使在光伏模式下, 暗电流也不会完全消失, 因为放大器的输入失调电压会在光电二极管引脚上产生小误差。




图2. 典型光电二极管传递函数

在光伏模式下操作光电二极管时, 跨阻放大器(TIA)可使偏置电压接近0V, 同时可将光电二极管电流转换为电压。图3所示为TIA的最基本形式。




图3. 跨阻放大器

直流误差源

对于理想运算放大器, 其反相输入端处于虚地, 光电二极管所有电流流经反馈电阻 R_f 。 R_f 的一端处于虚地, 因此输出电压等于 $R_f \times I_d$ 。为使这种近似计算成立, 运算放大器的输入偏置电流和输入失调电压必须很小。此外, 小输入失调电压可以降低光电二极管的暗电流。一个很好的放大器选择是AD8615, 室温下其最大漏电流为1 pA, 最大失调电压为100 μ V。本例中, 我们选择 $R_f = 1$ M Ω , 以便在最大光输入条件下提供所需的输出电平。

不过, 设计一个光电二极管放大器并不像为图3所示电路选择一个运算放大器那样简单。如果只是将 $R_f = 1$ M Ω 跨接在运算放大器的反馈路径上, 光电二极管的分流电容会导致运算放大器振荡。为了说明这一点, 表1显示了典型大面积光电二极管的 C_s 和 R_{sh} 。表2列出了AD8615的主要特性, 其低输入偏置电流、低失调电压、低噪声和低电容特性使它非常适合精密光电二极管放大器应用。

表1. 光电二极管规格

参数	符号	值
分流电容	C_s	150 pF
分流电阻	R_{sh}	600 M Ω

表2. AD8615规格

值	符号	值
输入电容(差分)	C_{diff}	2.5 pF
输入电容(共模)	C_{cm}	6.7 pF
总输入电容(针对TIA)	$C_i = C_{diff} + C_{cm}$	9.2 pF
增益带宽积	GBP	24 MHz
电压噪声密度	e_n	7 nV/ \sqrt{Hz} (10 kHz时)
电流噪声密度	I_n	50 fA/ \sqrt{Hz} (1 kHz时)




图4. 光电二极管放大器模型(a)和开环响应(b)

选择外部元件以保证稳定性

图4a是一个很好的光电二极管放大器模型。该系统的开环传递函数有一个极点在28 Hz，由运算放大器的开环响应引起(参见数据手册)，还有一个极点是由反馈电阻以及光电二极管的寄生电阻和电容引起。对于我们选择的元件值，此极点出现在1 kHz处，如公式1所示。

$$f_{p2} = \frac{R_f + R_{sh}}{2\pi(C_{sh} + C_i)R_f R_{sh}} = 1 \text{ kHz} \quad (1)$$

注意， R_{sh} 比 R_f 大两个数量级，因此公式1可简化为：

$$f_{p2} \approx \frac{1}{2\pi(C_{sh} + C_i)R_f} = 1 \text{ kHz} \quad (1a)$$

每个极点导致开环传递函数相移90°，总共相移180°，远低于开环幅度相移跨过0 dB的频率。如图4b所示，缺少相位裕量几乎必然导致电路振荡。

为确保稳定工作，可以放一个电容与 R_f 并联，从而给传递函数添加一个零点。此零点可将传递函数跨过0 dB时的斜率从40 dB/十倍频程降至20 dB/十倍频程，从而产生正相位裕量。设计至少应具有45°相位裕量才能保证稳定性。相位裕量越高，则响铃振荡越小，但响应时间会延长。电容添加到开环响应中的零点在闭环响应中变成极点，因此随着电容提高，放大器的闭环响应会降低。公式2显示如何计算反馈电容以提供45°相位裕量。

$$C_f = \sqrt{\frac{C_{sh} + C_i}{2\pi R_f f_u}} \quad (2)$$

其中， f_u 是运算放大器的单位增益频率。

此 C_f 值决定系统能够工作的最高实际带宽。虽然可以选择更小的电容以提供更低的相位裕量和更高的带宽，但输出可能会过度振荡。此外，所有元件都必须留有余地，以便在最差情况下保证稳定性。本例选择 $C_f = 4.7 \text{ pF}$ ，相应的闭环带宽为34 kHz，这是许多光谱系统的典型带宽。

图5显示了增加反馈电容后的开环频率响应。相位响应最低点在30°以下，但这与增益变为0 dB的频率相差数十倍频程，因此放大器仍将保持稳定。




图5. 使用1.2 pF反馈电容的光电二极管放大器开环响应

可编程增益TIA

设计可编程增益光电二极管放大器的一种方法是使用跨阻放大器，其增益能使输出保持在线性区域内，即便对于亮度最高的光线输入。这样，可编程增益放大器级就能在低光照条件下增强TIA的输出，对高强度信号实现接近1的增益，如图6a所示。另一个选择是直接在TIA中实现可编程增益，消除第二级，如图6b所示。




图6. (a) TIA第一级后接PGA；(b) 可编程增益TIA

计算TIA噪声

跨阻放大器有三个主要噪声源：运算放大器的输入电压噪声、输入电流噪声和反馈电阻的约翰逊噪声。所有这些噪声源通常都表示为噪声密度。要将单位转换为V rms，须求出噪声功率(电压噪声密度的平方)，然后对频率积分。一种精确但简单得多的方法是将噪声密度乘以等效噪声带宽(ENBW)的平方根。可以将放大器的闭环带宽建模为主要由反馈电阻 R_f 和补偿电容 C_f 决定的一阶响应。使用稳定性示例中的规格，求得闭环带宽为：

$$f_{3dB} = \frac{1}{2\pi R_f C_f} = \frac{1}{2\pi \times 1 \text{ M}\Omega \times 4.7 \text{ pF}} = 34 \text{ kHz} \quad (3)$$

要将3 dB带宽转换为单极点系统中的ENBW，须乘以 $\pi/2$ ：

$$\text{ENBW} = f_{3dB} \times \frac{\pi}{2} = 53 \text{ kHz} \quad (4)$$

知道ENBW后，就可以求出反馈电阻造成的均方根噪声和运算放大器的电流噪声。电阻的约翰逊噪声直接出现在输出端，运算放大器的电流噪声经过反馈电阻后表现为输出电压。

$$\text{Noise}_{Rf} = \sqrt{4kT \times \text{ENBW} \times R_f} = \sqrt{4 \times 1.38 \times 10^{-23} \frac{\text{m}^2\text{kg}}{\text{s}^2\text{K}} \times 298\text{K} \times \left(34 \text{ kHz} \times \frac{\pi}{2}\right) \times 1 \text{ M}\Omega} = 30 \mu\text{V rms} \quad (5)$$

$$\text{Noise}_{\text{current}} = 50 \frac{\text{fA}}{\sqrt{\text{Hz}}} \times R_f \times \sqrt{\text{ENBW}} = 50 \frac{\text{fA}}{\sqrt{\text{Hz}}} \times 1 \text{ M}\Omega \times \sqrt{34 \text{ kHz} \times \frac{\pi}{2}} = 12 \mu\text{V rms} \quad (6)$$

其中, k是波尔兹曼常数, T是温度(单位K)。

最后一个来源是运算放大器的电压噪声。输出噪声等于输入噪声乘以噪声增益。考虑跨阻放大器噪声增益的最佳方式是从图7所示的反相放大器入手。




图7. 反相放大器噪声增益

此电路的噪声增益为:

$$\text{Noise gain} = 1 + \frac{R_f}{R_i} \quad (7a)$$

使用图4a所示的光电二极管放大器模型, 噪声增益为:

$$\text{Noise gain} = 1 + \frac{Z_f}{Z_i} \quad (7b)$$

其中, Z_f 是反馈电阻和电容的并联组合, Z_{in} 是运算放大器输入电容与光电二极管的分流电容和分流电阻的并联组合。

此传递函数包含多个极点和零点, 手工计算将非常繁琐。然而, 使用上例中的值, 我们可以进行粗略的近似估算。在接近DC的频率, 电阻占主导地位, 增益接近0 dB, 因为二极管的分流电阻比反馈电阻大两个数量级。随着频率提高, 电容的阻抗降低, 开始成为增益的主导因素。由于从运算放大器反相引脚到地的总电容远大于反馈电容 C_f , 因此增益开始随着频率提高而提高。幸运的是, 增益不会无限提高下去, 因为反馈电容和电阻形成的极点会阻止增益提高, 最终运算放大器的带宽会起作用, 使增益开始滚降。

图8显示了放大器的噪声增益与频率的关系, 以及传递函数中各极点和零点的位置。




图8. 放大器噪声增益传递函数

正如电阻噪声密度, 图8的输出噪声密度转换为电压噪声 V_{rms} 的最精确方法是求噪声密度的平方, 对整个频谱积分, 然后计算平方根。然而, 检查响应发现, 一种简单得多的方法仅产生很小的误差。对于大多数系统, 第一零点和极点出现的频率相对低于第二极点。例如, 使用表1和表2所示的规格, 电路具有下列极点和零点:

$$f_{z1} = \frac{1}{2\pi \times 1 \text{ M}\Omega \times (4.7 \text{ pF} + 150 \text{ pF} + 9.2 \text{ pF})} = 971 \text{ Hz} \quad (8)$$

$$f_{p1} = \frac{1}{2\pi \times 1 \text{ M}\Omega \times (4.7 \text{ pF})} = 34 \text{ kHz} \quad (9)$$

$$f_{p2} = 24 \text{ MHz} \times \left(\frac{4.7 \text{ pF}}{4.7 \text{ pF} + 150 \text{ pF} + 9.2 \text{ pF}} \right) = 688 \text{ kHz} \quad (10)$$

峰值噪声为:

$$N_2 = 7 \frac{\text{nV}}{\sqrt{\text{Hz}}} \times \left(\frac{4.7 \text{ pF} + 150 \text{ pF} + 9.2 \text{ pF}}{4.7 \text{ pF}} \right) = 244 \frac{\text{nV}}{\sqrt{\text{Hz}}} \quad (11)$$

注意, 与 f_{p2} 相比, f_{z1} 和 f_{p1} 出现在相对较低的频率。简单地假设输出噪声等于DC至 f_{p2} 的高原噪声(公式11得出的 N_2), 这将大大简化输出噪声所需的数学计算。

在这一假设下, 输出噪声等于输入噪声密度乘以高原增益, 再乘以ENBW, 即 $f_{p2} \times \pi/2$:

$$\text{Op amp noise} \approx \frac{7 \text{ nV}}{\sqrt{\text{Hz}}} \times \frac{4.7 \text{ pF} + 159.2 \text{ pF}}{4.7 \text{ pF}} \times \sqrt{\frac{\pi}{2} \times 24 \text{ MHz} \times \frac{4.7 \text{ pF}}{4.7 \text{ pF} + 159.2 \text{ pF}}} = 254 \mu\text{V rms} \quad (12)$$

知道所有三个噪声源的等效输出噪声后, 就可以将其合并以求得系统总输出噪声。这三个噪声源彼此无关且为高斯噪声, 因此可以求和方根(RSS), 而不是将其相加。使用RSS合并多项时, 如果一项比其他项大三个数量级左右, 结果将以该项为主。

$$\text{Total noise} = \sqrt{30 \mu\text{V}^2 + 12 \mu\text{V}^2 + 254 \mu\text{V}^2} = 256 \mu\text{V rms} \quad (13)$$

图8的响应清楚地表明, 运算放大器的噪声带宽远大于信号带宽。额外带宽没有其他作用, 只会产生噪声, 因此可以在输出端添加一个低通滤波器, 衰减信号带宽以外的频率上的噪声。添加一个34 kHz带宽的单极点RC滤波器可将电压噪声从254 μVrms 降至45 μVrms , 总噪声从256 μVrms 降至仅52 μVrms 。

可编程增益级贡献的噪声

如果在跨阻放大器之后添加一个PGA，输出端的噪声将是PGA噪声加上TIA噪声乘以额外增益的和。例如，假设应用需要1和10的增益，使用总输入噪声密度为10 nV/√Hz的PGA，那么PGA造成的输出噪声将是10 nV/√Hz或100 nV/√Hz。

要计算系统的总噪声，同样可以对TIA的噪声贡献和PGA的噪声贡献求和方根，如表3所示。本例假设PGA包括一个34 kHz滤波器。可以看到，增益为10时，TIA的噪声贡献乘以PGA增益后出现在PGA的输出端。

表3. TIA + PGA架构的系统总噪声

	PGA输入端 噪声	输出噪声G = 1	输出噪声G = 10
TIA和RC滤波器	52 μV rms	52 μV rms	520 μV rms
PGA(34 kHz带宽)	2.3 μV rms	2.3 μV rms	23.1 μV rms
RSS噪声总和		52 μV rms	524 μV rms

正如我们所预期的，PGA以10倍增益工作与PGA以1倍增益工作相比，输出噪声略大于10倍。

单增益级的噪声优势

另一种方法是使用具有可编程增益的跨阻放大器，彻底消除PGA级。图9显示了具有两个可编程跨阻增益(1 MΩ和10 MΩ)的理论电路。各跨阻电阻需要自己的电容来补偿光电二极管的输入电容。为与上例保持一致，两种增益设置下的信号带宽仍为34 kHz。这意味着，应选择一个0.47 pF电容与10 MΩ电阻并联。这种情况下，使用1 MΩ电阻时的输出电压噪声与公式12相同。使用10 MΩ跨阻增益时，较大的电阻导致较高的约翰逊噪声、较高的电流噪声(此时的电流噪声乘以10 MΩ而不是1 MΩ)和较高的噪声增益。同理，三个主要噪声源为：

$$\text{Noise}_{R_f} = \sqrt{4 \times 1.38 \times 10^{-23} \frac{\text{m}^2 \text{kg}}{\text{s}^2 \text{K}} \times 298 \text{K} \times 34 \text{kHz} \times \frac{\pi}{2} \times 10 \text{M}\Omega} \quad (14)$$

$$= 94 \mu\text{V rms}$$

$$\text{Noise}_{\text{current}} = 50 \frac{\text{fA}}{\sqrt{\text{Hz}}} \times 10 \text{M}\Omega \times \sqrt{34 \text{kHz} \times \frac{\pi}{2}} = 115 \mu\text{V rms} \quad (15)$$

$$f_{p2} = 24 \text{MHz} \left(\frac{0.47 \text{pF}}{0.47 \text{pF} + 150 \text{pF} + 9.2 \text{pF}} \right) = 71 \text{kHz} \quad (16)$$

$$N_2 = 7 \frac{\text{nV}}{\sqrt{\text{Hz}}} \left(\frac{0.47 \text{pF} + 150 \text{pF} + 9.2 \text{pF}}{0.47 \text{pF}} \right) = 2378 \frac{\text{nV}}{\sqrt{\text{Hz}}} \quad (17)$$

$$\text{Op amp noise} = N_2 \sqrt{\frac{\pi}{2} \times 71 \text{kHz}} = 792 \mu\text{V rms} \quad (18)$$

总输出噪声为：

$$\text{Total noise} = \sqrt{94 \mu\text{V}^2 + 115 \mu\text{V}^2 + 792 \mu\text{V}^2} = 806 \mu\text{V rms} \quad (19)$$

在输出端添加一个带宽为34 kHz的单极点RC滤波器可降低噪声，系统总噪声为460 μVrms。由于增益较高， f_{p2} 更接近信号带宽，因此降

噪效果不如使用1 MΩ增益那样显著。

表4是两种放大器架构的噪声性能小结。对于10 MΩ的跨阻增益，总噪声比两级电路低大约12%。

表4. 系统总噪声比较

	输出噪声(可编程TIA)	输出噪声(TIA后接PGA)
增益 = 1	52 μV rms	52 μV rms
增益 = 10	460 μV rms	524 μV rms

可编程增益跨阻放大器

图9显示了一个可编程增益跨阻放大器。这是一个很好的概念设计，但模拟开关的导通电阻和漏电流会引入误差。导通电阻引起电压和温度相关的增益误差，漏电流引起失调误差，特别是在高温时。




图9. 可编程跨阻放大器

图10所示电路在每个跨阻分支中使用两个开关，从而避免了上述问题。虽然它需要的开关数量加倍，但左侧开关的导通电阻在反馈环路内，因此输出电压仅取决于通过所选电阻的电流。右侧开关看似输出阻抗，如果放大器驱动ADC驱动器等高阻抗负载，它产生的误差可忽略不计。




图10. 带开尔文开关的可编程增益跨阻放大器

图10电路适用于DC和低频，但在关断状态下，开关上的寄生电容是另一大难题。这些寄生电容在图10中标记为Cp，将未使用的反馈路径连接到输出端，因此会降低整体带宽。图11显示这些电容最终如何连接到未选择的增益分支，从而将跨阻增益变为选定增益与未选定增益衰减版本的并联组合。




图11. 包括开关寄生电容的总反馈电容

根据所需的带宽和反馈电阻，寄生电容可能导致放大器的预期行为与实测行为大不相同。例如，假设图11中的放大器使用与上一电路相同的1 MΩ和10 MΩ值，相应的电容分别为4.7 pF和0.47 pF，我们选择10 MΩ增益。如果各开关具有大约0.5 pF的馈通电容，考虑寄生路径，理想带宽与实际带宽的差异如图12所示。




图12. 包括寄生开关电容的跨阻增益

解决该问题的一种方法是将各开关替换为两个串联开关。这样，寄生电容将减半，但需要更多元件。图13显示了这种方法。




图13. 增加串联开关以降低总寄生电容

如果应用需要更高的带宽，第三种方法是利用SPDT开关将每个未使用的输入端连接到地。虽然各断开开关的寄生电容仍在电路内，但图14b显示了各寄生电容看起来是如何从运算放大器的输出端连接到地，或从未使用反馈分支的末端连接到地。从放大器输出端到地的电容常常导致电路不稳定和响铃振荡，但在这种情况下，总寄生电容仅有几pF，不会对输出端产生严重影响。从反相输入端到地的寄生电容会与光电二极管的分流电容和运算放大器自有的输入电容相加，与光电二极管的大分流电容相比，增加量微乎其微。假设各开关有0.5 pF的馈通电容，运算放大器输出端将增加2 pF负载，大部分运算放大器都能毫无困难地驱动。




图14. 使用SPDT开关的可编程TIA

但是，像任何事情一样，图14所示的方法也有缺点。它更复杂，对于两个以上的增益可能难以实现。此外，反馈环路中的两个开关会引入直流误差和失真。根据反馈电阻的值不同，额外带宽可能很重要，足以保证这种小误差不影响电路工作。例如，对于1 MΩ反馈电阻，ADG633的导通电阻在室温下产生大约50 ppm的增益误差和5 μV的失调误差。但是，如果应用要求最高带宽，那么可以说这是一个缺点。

结论

光电二极管放大器是大多数化学分析和材料鉴别信号链的基本组成部分。利用可编程增益，工程师可以设计仪器来精确测量非常大的动态范围。本文说明如何在实现高带宽和低噪声的同时确保稳定性。设计可编程增益TIA涉及到开关配置、寄生电容、漏电流和失真等挑战，但选择合适的配置并仔细权衡利弊可以实现出色的性能。

作者简介

Luis Orozco [luis.orozco@analog.com]是ADI公司工业和仪器仪表部系统应用工程师，主要涉足精密仪器仪表、化学分析和环境监测应用。他于2011年2月加入ADI公司



选择电阻以最大程度减少接地负载电流源误差

作者: David Guo

运算放大器通常用于在工业流程控制、科学仪器和医疗设备等各种应用中产生高性能电流源。《模拟对话》1967年第1卷第1期上发表的“单放大器电流源”介绍了几种电流源电路,它们可以提供通过浮动负载或接地负载的恒流。在压力变送器和气体探测器等工业应用中,这些电路广泛应用于提供4-mA至20-mA或0-mA至20-mA的电流。

图1所示的改进型Howland电流源非常受欢迎,因为它可以驱动接地负载。允许相对较高电流的晶体管可以用MOSFET取代,以便达到更高的电流。对于低成本、低电流应用,可以去除晶体管,如《模拟对话》2009年第43卷第3期“差动放大器构成精密电流源的核心”所述。

这种电流源的精度取决于放大器和电阻。本文介绍如何选择外部电阻以最大程度减少误差。




图1. 改进型Howland电流源驱动接地负载

通过对改进型Howland电流源进行分析,可以得出传递函数:

$$I_O = V_{IN} \times \frac{R_2 R_3 + R_2 R_4 + R_5 R_3}{R_3 (R_2 + R_5) R_L - R_1 R_4 R_L + R_1 R_3 R_5 + R_2 R_3 R_5} \quad (1)$$

提示1: 设置 \$R_2 + R_5 = R_4\$

在公式1中,负载电阻影响输出电流,但如果我们设置 \$R_1 = R_3\$ 和 \$R_2 + R_5 = R_4\$, 则方程简化为:

$$I_O = V_{IN} \times \frac{R_4}{R_3 R_5} \quad (2)$$

此处的输出电流只是 \$R_3\$、\$R_4\$ 和 \$R_5\$ 的函数。如果有理想放大器,电阻容差将决定输出电流的精度。

提示2: 设置 \$R_L = n \times R_5\$

为减少器件库中的总电阻数,请设置 \$R_1 = R_2 = R_3 = R_4\$。现在,公式1简化为:

$$I_O = V_{IN} \times \frac{R_5 + 2R_2}{R_5 (R_L + 2R_2)} \quad (3)$$

如果 \$R_5 = R_L\$, 则公式进一步简化为:

$$I_O = V_{IN} \times \frac{1}{R_5} \quad (4)$$

此处的输出电流仅取决于电阻 \$R_5\$。

某些情况下,输入信号可能需要衰减。例如,在处理10 V输入信号且 \$R_5 = 100 \Omega\$ 的情况下,输出电流为100 mA。要获得20 mA的输出电流,请设置 \$R_1 = R_3 = 5R_2 = 5R_4\$。现在,公式1简化为:

$$I_O = V_{IN} \times \frac{5R_5 + 6R_2}{5R_5 (R_L + 6R_2)}$$

如果 \$R_L = 5R_5 = 500 \Omega\$, 则:

$$I_O = V_{IN} \times \frac{1}{5R_5} \quad (5)$$

提示3: \$R_1/R_2/R_3/R_4\$ 的值较大,可以改进电流精度

大多数情况下, \$R_1 = R_2 = R_3 = R_4\$, 但 \$R_L \neq R_5\$, 因此输出电流如公式3所示。例如,在 \$R_5 = 100 \Omega\$ 且 \$R_L = 500 \Omega\$ 的情况下,图2显示电阻 \$R_1\$ 与电流精度之间的关系。要达到0.5%的电流精度, \$R_1\$ 必须至少为40 kΩ。




图2. \$R_1\$ 与输出电流精度之间的关系

提示4: 电阻容差影响电流精度

实际电阻从来都不是理想的,每个电阻都具有指定的容差。图3显示了示例电路,其中 \$R_1 = R_2 = R_3 = R_4 = 100 \text{ k}\Omega\$, \$R_5 = 100 \Omega\$, 而且 \$R_L = 500 \Omega\$。在输入电压设置为0.1 V的情况下,输出电流应该为1 mA。表1显示由于不同电阻容差而导致的输出电流误差。为达到0.5%的电流精度,请为 \$R_1/R_2/R_3/R_4\$ 选择0.01%的容差,为 \$R_5\$ 选择0.1%的容差,为 \$R_L\$ 选择5%的容差。0.01%容差的电阻成本昂贵,因此更好的选择是使用集成差动放大器(例如AD8276),它具有更好的电阻匹配,而且更加经济高效。




图3. \$I_{OUT} = 1 \text{ mA}\$ 的示例电路

(continued on Page 20)

精密逐次逼近型ADC基准电压源设计

作者: Alan Walsh

高分辨率、逐次逼近型ADC的整体精度取决于精度、稳定性和其基准电压源的驱动能力。ADC基准电压输入端的开关电容具有动态负载，因此基准电压源电路必须能够处理与时间和吞吐速率相关的电流。某些ADC片上集成基准电压源和基准电压源缓冲器，但这类器件在功耗或性能方面可能并非最佳——通常使用外部基准电压源电路才能达到最佳性能。本文探讨基准电压源电路设计中遇到的挑战和要求。

基准电压输入

逐次逼近型ADC的简化原理图见图1。采样间隔期间，容性DAC连接至ADC输入，并且与输入电压成比例的电荷被存储在电容器中。转换开始后，DAC从输入端断开。转换算法逐个开关每一位至基准电压或地。电容上的电荷再分配可导致电流流入或流出基准电压源。动态电流负载是ADC吞吐速率和控制位检验的内部时钟的函数。最高有效位(MSB)保持大部分的电荷，需要大部分电流。




图1. 16位逐次逼近型ADC原理简化图

图2显示16位、1 MSPS、PulSAR®逐次逼近型ADC AD7980基准电压输入端的动态电流负载。通过观察基准电压源和基准电压引脚之间500 Ω电阻上的电压降，得出测量值。曲线显示电流尖峰高达2.5 mA，并且在整个转换期间分布着较小的尖峰。




图2. AD7980动态基准电流

若要支持该电流，同时保持基准电压的无噪声特性，需在尽可能靠近基准电压输入放置一个高数值、低ESR的储能电容，通常为10 μF或更大。较大的电容会进一步平滑电流负载，并降低基准电压源电路的负担，但极大的电容会产生稳定性问题。基准电压源必须要能提供灌满基准电容所需的平均电流，而不会导致基准电压下降过大。在ADC数据手册中，基准输入电流平均值通常在特定的吞吐速率下指定。例如，在AD7980数据手册中，将1 MSPS下5 V基准电压源的平均基准电流指定为330 μA典型值。两次转换之间不消耗电流，因此基准电流随吞吐速率成线性变化，在100 kSPS时降至33 μA。基准电压源——或基准电压缓冲器——在最高的目标频率下必须具有足够低的输出阻抗，以便在ADC输入端保持电压水平，使电压不至于因为电流而产生太大的压降。

基准电压源输出驱动

图3显示典型的基准电压源电路。基准电压源可集成具有足够驱动电流的缓冲器，也可采用适当的运算放大器作为缓冲器。为避免转换误差，特定吞吐速率下所需的平均电流不应使基准电压下降超过1/2 LSB。该误差在突发转换中最为明显，因为此吞吐速率下基准负载将从零变化到平均基准电流。




图3. 典型精密逐次逼近型ADC基准电压源电路

AD7980为16位ADC，其 $I_{REF} = 330 \mu A$ ， $V_{REF} = 5V$ ；使用该ADC作为确定基准电压源是否具有足够驱动能力的示例，则对于1/2 LSB压降，最大允许输出阻抗为：

$$R_{o_max} = \frac{V_{half_lsb}}{I_{REF}} = \frac{5V}{330 \mu A} = 0.115 \Omega$$

大部分基准电压源不指定输出阻抗，但会指定负载调整率，通常以ppm/mA表示。将其乘以基准电压并除以1000即可转换为输出阻抗。例如，ADR435超低噪声XFET® 5 V基准电压源指定流出电流时的最大负载调整率为15 ppm/mA。转换为电阻，可得：

$$R_o = \frac{5V \times 15 \text{ ppm/mA}}{1000} = 0.075 \Omega$$

因此，就输出阻抗而言，ADR435应该足够了。它可流出的最大电流为10 mA，足够处理330 μA的平均基准电流。当ADC输入电压超出基准电压，哪怕只有很短的一段时间，它也会向基准电压源注入电流，因

此基准电压源必须要能吸取一定量的电流。图4显示ADC和基准电压输入之间的二极管连接，在输入超量程条件下它可造成电流流入基准电压源。与某些老的基准电压源不同，ADR435能吸收10 mA电流。




图4. AD7980模拟输入结构

由于基准电流的参数要求与吞吐速率成线性关系，较低的吞吐速率或使用较低吞吐率的ADC(如500 kSPS AD7988-5或100 kSPS AD7988-1，其 $I_{REF} = 250 \mu A$)时，可采用较高输出阻抗(功耗较低)的基准电压源。通过降低基准电流，可算出最大输出阻抗。请注意，这些公式仅作参考准则，对选择的基准电压源必须测试硬件驱动能力。当所选基准电压源的驱动能力不够时，或者首选低功耗基准电压源时，可使用基准电压缓冲器。可通过将适当的运算放大器配置为单位增益而实现。运算放大器必须具有低噪声和适当的输出驱动能力，并且要能够稳定工作在较大容性负载下。它还必须要能提供所需电流。通常不指定运算放大器的输出阻抗，但一般可通过输出阻抗与频率的关系图确定，如图5中的AD8031 80 MHz轨到轨运算放大器所示。




图5. AD8031 R_{OUT} 与频率的关系

位于100 kHz以下，则输出阻抗低于0.1 Ω ；而直流时则低于0.05 Ω ，因此就我们1 MSPS下驱动AD7980的示例而言，它是不错的选择。在宽频率范围内保持低输出阻抗对于驱动基准电压输入而言非常重要。即便是较大的电容值，储能电容也永远无法消除基准电压输入端消耗的电流。电流纹波的频率成分是吞吐速率和输入信号带宽的函数。大储能电容处理与吞吐速率相关的高频电流，而基准电压缓冲器必

须能够在最大输入信号频率(或储能电容阻抗变得足够低，可提供所需电流的频率)保持低阻抗。基准电压源数据手册中的典型曲线显示输出阻抗与频率的关系，选择基准电压源时应加以考虑。

AD8031就是一个很好的选择，它在容性负载大于10 μF 时性能稳定。其它运算放大器(比如ADA4841)也会在大电容下稳定，因为它们主要驱动稳定的直流电平，但某些特定的运算放大器必须测试确定加载特性。在电容之前使用串联电阻以保持稳定并不是个好主意，因为这会增加输出阻抗。

以一个基准电压源驱动多个ADC时，基准电压缓冲器非常有用，比如图6中显示的同步采样应用中的情形。




图6. 基准电压源电路驱动多个ADC

所有ADC基准电压输入都有各自的储能电容，尽可能靠近基准电压输入引脚放置。每条从基准电压输入出发的走线路路由后返回位于基准电压缓冲器输出端的星型连接，最大程度降低串扰效应。具有低输出阻抗和高输出电流能力的基准电压缓冲器可驱动许多ADC，具体取决于电流要求。请注意，缓冲器必须要能在额外电容下稳定，该额外电容与多个基准电压电容有关。

噪声和温度漂移

一旦确定了驱动能力，必须确保基准电压源电路的噪声不影响ADC性能。为了保持信噪比(SNR)和其它规格，必须将基准电压源噪声贡献限定为ADC噪声的一小部分(比较理想的是20%或更低)。AD7980集成5 V基准电压源，额定SNR为91 dB。转换为rms可得：

$$\frac{5V}{2\sqrt{2}} \times 10^{-\frac{91}{20}} = 50 \mu V \text{ rms}$$

因此，基准电压源电路应具有不超过10 μV rms的噪声，以便最大程度减少对SNR造成的影响。基准电压源和运算放大器的噪声规格通常可分为两部分：低频(1/f)噪声和宽带噪声。结合这两部分可得到基准电压源电路的总噪声贡献。图7显示ADR431 2.5 V基准电压源的典型噪声与频率关系曲线图。




图7. 带补偿网络的ADR431噪声曲线

ADR435补偿其内部运算放大器，驱动大容量负载并避免噪声峰化，使其非常适合与ADC一同使用。更详尽的叙述可参见数据手册。采用10 μF电容，其噪声额定值为8 μV p-p 1/f(0.1 Hz至10 Hz)，宽带噪声频谱密度为115 nV/√Hz。估计噪声带宽为3 kHz。若要将1/f噪声从峰峰值转换为均方根(rms)，可除以6.6：

$$\frac{8 \mu\text{Vp-p}}{6.6} = 1.2 \mu\text{V rms}$$

然后，使用10 μF电容下的估计带宽计算宽带噪声贡献。有效带宽由下式确定：

$$\frac{\pi}{2} \times 3 \text{ kHz} = 4.7 \text{ kHz}$$

使用该有效带宽计算rms宽带噪声：

$$115 \text{ nV}/\sqrt{\text{Hz}} \times \sqrt{4.7 \text{ kHz}} = 7.9 \mu\text{V rms}$$

总rms噪声是低频噪声和宽带噪声的平方和开根：

$$\sqrt{(1.2 \mu\text{V rms})^2 + (7.9 \mu\text{V rms})^2} = 8 \mu\text{V rms}$$

结果低于10 μV rms，因此不会对ADC的SNR造成太大影响。这些计算可用来估算基准电压源的噪声贡献，以判断其稳定性，但需要在工作台上使用真实硬件对数据进行验证。

若缓冲器在基准电压源之后使用，则同样的分析可用于计算噪声贡献。例如，AD8031具有15 nV/√Hz的噪声频谱密度。由于输出端具有10 μF电容，其测量带宽下降至大约16 kHz。使用此带宽和噪声密度，同时忽略1/f噪声，则噪声贡献为2.4 μV rms。对基准电压源缓冲器噪声和基准电压源噪声进行平方和开根计算，即可得到总噪声的估算值。通常，基准电压源缓冲器的噪声密度远低于基准电压源噪声密度。使用基准电压源缓冲器时，可通过在基准电压输出添加一个极低截

止频率的RC滤波器，对来自基准电压源的噪声进行带宽限制，如图8所示。考虑到基准电压源通常是噪声的主要来源，这样做可能会非常有效。




图8. 带RC滤波的基准电压源

选择基准电压源时的一些其它重要考虑因素包括初始精度和温度漂移。初始精度以%或mV为单位。许多系统允许校准，因此初始精度不如漂移那么重要，而漂移通常以ppm/°C或μV/°C为单位。大多数优秀的基准电压源漂移低于10 ppm/°C，而ADR45xx系列更是将漂移驱动至仅有数ppm/°C。该漂移必须纳入系统误差预算中。

基准电压源故障排除

设计不佳的基准电压源电路可能导致严重的转换错误。最常见的基准电压源问题是来自ADC的重复或“粘连”代码问题。当基准电压源输入端噪声足够大，便可能造成ADC作出错误的位判断。哪怕输入有所改变，它也以同样的代码重复出现多次，或者在较低的有效位中填充重复的1或0字串，如图9所示。红色圆圈区域中，ADC出现粘连，重复返回相同的代码。通常满量程附近的问题更严重，因为基准电压源噪声对较高有效位的判断产生的影响更大。一旦作出错误的位判断，其余位便填充1或0。




图9. ADC传递函数中的“粘连”代码

导致出现“粘连”位的最常见原因是基准电压源电容的尺寸与位置、基准电压源/基准电压源缓冲器的驱动能力不足，或是基准电压源/基准

电压源缓冲器选型不当导致过量噪声。

将储能电容放置在ADC的基准电压源输入引脚附近并使用宽走线实现连接很重要,如图10所示。使用多个过孔将电容连接至接地层,可获得较低的阻抗路径。若基准电压源具有专用地,则电容应当通过宽走线连接至该引脚附近。由于电容用作电荷库,它必须足够大,以限制衰减,并且必须具有低ESR特性。具有X5R电介质的陶瓷电容是个不错的选择。电容典型值为10 μF 至47 μF 范围内,但根据ADC的电流要求,有时也可使用较小数值的电容。




图10. 典型基准电压源电容布局

驱动能力不足是另一个问题,特别是使用低功耗基准电压源或低功耗基准电压源缓冲器,因为它们通常具有高得多的输出阻抗,随频率而明显增加。使用吞吐速率较高的ADC时,这个问题尤其明显,因为吞

吐速率较低时,电流要求更高。

来自基准电压源或基准电压源缓冲器的过量噪声与转换器的LSB大小有关,也可能造成粘连代码,因此基准电压源电路的电压噪声必须保持为LSB电压的一小部分。

结论

本文讨论了如何针对精密逐次逼近型ADC设计基准电压源电路,并强调了如何判断某些常见问题。文中的计算公式用于估算基准电压源电路的驱动能力和噪声要求,以便有更高的概率使该电路通过硬件测试。

参考文献

Kester, Walt. “数据转换器支持电路。” *数据转换手册*, 第7章。ADI公司, 2005年。

Kester, Walt. “哪一种ADC架构适合你们的应用?” 《模拟对话》第39卷第2期, 2005年。

Murnane, Martin and Chris Augusta. *AN-931应用笔记*。了解PulsAR ADC支持电路。ADI, 2008年。

Walsh, Alan. “精密SAR模数转换器的前端放大器和RC滤波器设计。” 《模拟对话》第46卷第4期, 2012年。

作者简介

Alan Walsh [alan.walsh@analog.com]是ADI公司的应用工程师。他于1999年加入ADI公司,就职于美国马萨诸塞州威明顿市的精密转换器应用部门。他拥有都柏林大学电子工程学士学位。



(continued from Page 16)

表1. 最差情况输出电流误差(%)与电阻容差(%)

电阻容差/电阻变化	5	1	0.5	0.1	0.05	0.01	0
$R_1/R_2/R_3/R_4$	110.11	10.98	5.07	1.18	0.69	0.30	0.20
R_5	5.05	1.19	0.70	0.30	0.25	0.21	0.20
R_L	0.21	0.20	0.20	0.20	0.20	0.20	0.20

结论

在设计改进型Howland电流源时,需要选择外部电阻,使得输出电流不受负载电阻的影响。电阻容差会影响精度,必须在精度和成本之间权衡考虑。放大器的失调电压和失调电流也会影响精度。请查阅数据手册,确定放大器是否满足电路要求。可以使用Multisim进行仿真,了解这些规格对精度产生的影响。集成差动放大器具有较低的失调电压、失调电压漂移、增益误差和增益漂移,可以经济高效地利用低功耗、单位增益差动放大器实现低成本电流源。

参考文献

Guo, David. “利用低功耗、单位增益差动放大器实现低成本电流源。” 《模拟对话》第45卷第2期, 2011年。

Loe, James M. “接地负载电流源使用一个运算放大器”。《模拟对话》, 第1卷第3期, 1967年。


Miller, Bill. “单放大器电流源”。《模拟对话》, 第1卷第1期, 1967年。

Moghim, Reza. *应用笔记*。差动放大器性能优化方法。ADI, 2011年。

Zhao, Neil, Reem Malik, and Wenshuai Liao. “差动放大器构成精密电流源的核心。” 《模拟对话》第43卷第3期, 2009年。

作者简介

David Guo [david.guo@analog.com]是ADI公司位于北京的中国应用支持部门的一名现场应用工程师。获得北京理工大学机电工程硕士学位后,他在长峰集团工作过两年,担任导航终端硬件工程师。他于2007年加入ADI公司。



完整传感器数据采集解决方案简化工业数据采集系统设计

作者: Maithil Pachchigar

简介

可编程逻辑控制器(PLC)是很多工业自动化和过程控制系统的核心,可监控和控制复杂的系统变量。基于PLC的系统采用多个传感器和执行器,可测量和控制模拟过程变量,例如压力、温度和流量。PLC广泛应用于众多不同应用,例如工厂、炼油厂、医疗设备和航空航天系统,它们需要很高的精度,还要保持稳定的长时间工作。此外,激烈的市场竞争形势要求必须降低成本和缩短设计时间。

因此,工业设备和关键基础设施的设计人员在满足客户对精度、噪声、漂移、速度和安全的严格要求方面遇到了严峻的挑战。本文以PLC应用为例,说明多功能、低成本的高度集成ADAS3022如何通过更换模拟前端(AFE)级,降低复杂性、解决多通道数据采集系统设计中遇到的诸多难题。这种高性能器件具有多个输入范围,非常适合高精度工业、仪器、电力线和医疗数据采集卡应用,可以降低成本和加快产品面市,同时占用空间很小,易于使用,在1 MSPS速率下提供真正的16位精度。

PLC应用示例

图1显示在工业自动化和过程控制系统中使用PLC的简化信号链。PLC通常包括模拟和数字输入/输出(I/O)模块、中央处理器(CPU)和电源管理电路。

在工业应用中,模拟输入模块可获取和监控恶劣环境中的远程传感器信号,例如存在极端温度和湿度、振动、爆炸化学物品的环境。典型信号包括具有5 V、10 V、±5 V和±10 V满量程范围的单端电压或差分电压,或者0 mA至20 mA、4 mA至20 mA、±20 mA范围的环路电流。当遇到具有严重电磁干扰(EMD)的长电缆时,通常

使用电流环路,因为它们本身具有良好的抗扰度。

模拟输出模块通常控制执行器,例如继电器、电磁阀和阀门等,以形成完整自动化控制系统。它们通常提供具有5 V、10 V、±5 V和±10 V满量程范围的输出电压,以及4 mA至20 mA的环路电流输出。

典型模拟I/O模块包括2个、4个、8个或16个通道。为满足严格行业标准,这些模块需要提供过压、过流和EMI浪涌保护。大多数PLC包括ADC和CPU之间、CPU和DAC之间的数字隔离。高端PLC可能还有国际电工委员会(IEC)标准规定的通道间隔离。很多I/O模块可以对每通道的对单端或差分输入范围、带宽和吞吐率单独进行软件编程。

在现代PLC中,CPU自动执行多个控制任务,利用实时信息访问进行智能决策。CPU可能包含高级软件和算法以及Web连接,用于差错校验诊断和故障检测。常用通信接口包括RS-232、RS-485、工业以太网、SPI和UART。

分立式数据采集系统方案

工业设计人员可以使用分立式高性能组件,为PLC或类似数据采集系统构建模拟模块,如图2所示。主要设计考虑因素包括输入信号配置、整体系统速度、精度和精确性。此处所示的信号链采用ADG1208/ADG1209低泄漏多路复用器、AD8251快速建立可编程增益仪表放大器(PGIA)、AD8475高速漏斗放大器、AD7982差分输入18位PulSAR® ADC和ADR4550超低噪声基准电压源。这种解决方案提供四个不同增益范围,但在±10 V的最大输入信号的情况下,设计人员必然会担心多路复用器的切换和建立时间,以及其他模拟信号调理问题。此外,在1 MSPS速率下实现真正的16位性能可能是一个严峻挑战,即便在使用这些高性能器件时也是如此。




图1. 典型PLC信号链

AD7982具有满量程阶跃的290 ns瞬态响应性能。因此,要在1 MSPS速率下进行转换的同时保证指定性能,PGIA和漏斗放大器必须在710 ns时间内建立。但是,AD8251针对10 V阶跃达到16位转换精度(0.001%)的建立时间为785 ns,因此该信号链的保证最大吞吐率将小于1 MSPS。




图2. 使用分立式元件的模拟输入信号链

集成式解决方案简化数据采集系统设计

16位1 MSPS ADAS3022数据采集系统IC采用专有高压工业工艺技术iCMOS®制造,集成8通道、低泄漏多路复用器;高阻抗PGIA(具有高共模抑制);高精度低漂移4.096 V基准电压源和缓冲器;16位逐次逼近型ADC。如图3所示。




图3. ADAS3022功能框图

这个完整传感器数据采集解决方案占用的电路板空间仅为分立方案的三分之一,有助于工程师简化设计,同时减小高级工业数据采集系统的尺寸,缩短产品上市时间,节省成本。它使得我们无需对输入信号进行缓冲、电平转换、放大、衰减或其他调理,也消除了我们对共模抑制、噪声和建立时间的担忧,还解决了与设计高精度16位1 MSPS数据采集系统相关的诸多难题。它可在1 MSPS速率下(典型 SNR 为91 dB)提供同类最佳的16位精度(典型INL为±0.6 LSB)、低失调电压、低温度漂移和优化噪声性能,如图4所示。该器件的额定温度范围为-40°C至+85°C工业温度范围。





图4. ADAS3022的INL和FFT性能

PGIA具有很大的共模输入范围、真正的高阻抗输入(>500 MΩ)和宽动态范围,这使得它能够处理4 mA至20 mA的环路电流,精确测量小传感器信号,抑制交流电力线、电机和其他来源的干扰(90 dB的最小CMR)。

辅助差分输入通道可处理±4.096 V输入信号。它旁路多路复用器和PGIA级,允许与16位SAR ADC直接接口。片内温度传感器可以监控本地温度。

这种高集成度可以节省电路板空间,降低整体部件成本,使得ADAS3022非常适合空间受限的应用,例如自动测试设备、电力线监控、工业自动化、过程控制、病人监护以及其他工业和仪表系统,它们都采用±10 V的工业信号电平工作。




图5. 采用集成PGA的完整5 V、单电源、8通道数据采集解决方案

图5显示完整的8通道数据采集系统(DAS)。ADAS3022采用±15 V和+5 V模拟和数字电源,以及1.8V至5V逻辑I/O电源。高效率、低纹波DC-DC升压转换器ADP1613使得DAS能够采用5V单电源工作。ADP1613使用ADIsimPower™设计工具配置为单端初级原边电感(SEPIC)拓扑,提供多路复用器和PGA所需的±15 V双极性电源,而不会影响性能。

表1对ADAS3022和分立信号链的噪声性能进行了比较,并利用每个元件的输入信号幅度、增益、等效噪声带宽(ENBW)和折合到输入端的(RTI)噪声,计算整个信号链的总噪声。

表1. ADAS3022和分立信号链的噪声性能

噪声	ADG1209	AD8251	AD8475	AD7982		总噪声		ADAS3022	输入信号 (V rms)
	RTI	RTI	RTI	RTI	SNR	RTI _{Total}	SNR	SNR	
	(μV rms)	(μV rms)	(μV rms)	(μV rms)	(dB)	(μV rms)	(dB)	(dB)	
增益 = 1 (±10 V)	6.56	124	77.5	148	95.5	208	90.6	91.5	7.07
增益 = 2 (±5 V)	6.56	83.7	38.8	74.2	95.5	119	89.5	91.0	3.54
增益 = 4 (±2.5 V)	6.56	68.2	19.4	37.1	95.5	80.3	86.8	89.7	1.77
增益 = 8 (±1.25 V)	6.56	55.8	9.69	18.5	95.5	60.0	83.4	86.8	0.88

AD8475和AD7982(图2)之间的单极点低通滤波器(LPF)可以衰减来自AD7982的开关电容输入的反冲,限制高频噪声量。LPF的-3 dB带宽(f_{-3dB})为6.1 MHz($R = 20 \Omega$, $C = 1.3 \text{ nF}$),在1 MSPS速率下进行转换时,可快速建立输入信号。LPF的ENBW计算方法为:

$$\text{ENBW} = \pi/2 \times f_{-3dB} = 9.6 \text{ MHz.}$$

请注意,此计算方法忽略了来自基准电压源和LPF的噪声,因为它不会对主要由PGA决定的总噪声产生很大影响。

以使用 $\pm 5 \text{ V}$ 输入范围为例。在此情况下,AD8251的增益设置为2。漏斗放大器设置的固定增益为0.4,适用于所有四种输入范围。因此AD7982要处理0.5V至4.5V的差分信号(4 V p-p)。ADG1208的RTI噪声从Johnson/Nyquist噪声公式得出: $e_n^2 = 4K_B T R_{ON}$,其中 $K_B = 1.38 \times 10^{-23} \text{ J/K}$, $T = 300\text{K}$, $R_{ON} = 270 \Omega$ 。AD8251的RTI噪声由数据手册中增益为2时的27 nV/ $\sqrt{\text{Hz}}$ 噪声密度得出。同样,AD8475的RTI噪声也由10 nV/ $\sqrt{\text{Hz}}$ 噪声密度得出,使用的增益为0.8 (2×0.4)。在这些计算中,ENBW = 9.6 MHz。AD7982的RTI噪声则根据数据手册中增益为0.8时的95.5 dB SNR计算得到。整个信号链的总RTI噪声根据分立元件的RTI噪声的方和根(rss)计算。89.5 dB的总SNR可通过公式 $\text{SNR} = 20 \log(V_{IN \text{ rms}}/\text{RTI}_{\text{Total}})$ 计算。

虽然分立信号链的理论噪声估计值(SNR)和整体性能与ADAS3022相当,特别是在低增益($G = 1$ 和 $G = 2$)和低吞吐率(远低于1 MSPS)条件下,但它并非理想解决方案。与分立式解决方案相比,ADAS3022可以节省大约50%的成本和大约67%的电路板空间,它还可以接收其他三个输入范围($\pm 0.64 \text{ V}$, $\pm 20.48 \text{ V}$, $\pm 24.576 \text{ V}$),这是分立式解决方案无法提供的。

结论

下一代工业PLC模块需要高精度、可靠运行和功能灵活性,所有这些特性都必须通过外形小巧的低成本产品提供。ADAS3022具有业界领先的集成度和性能,支持广泛的电压和电流输入,以便处理工业自动化和过程控制的各种传感器信号。ADAS3022是PLC模拟输入模块和其他数据采集卡的理想之选,它使得工业制造商能够让他们的系统具有与众不同的特性,同时满足更加严苛的用户要求。

参考文献

Kessler, Matthew. “利用同步反相SEPIC拓扑结构实现高效率降压/升压转换器。”《模拟对话》第44卷第2期,2010年。

Slattery, Colm, Derrick Hartmann, and Li Ke. “PLC评估板简化工业过程控制系统设计。”《模拟对话》第43卷第2期,2009年。

参考电路CN0201。完整的5V单电源8通道多路复用数据采集系统,集成用于工业级信号的PGA。

MT-048技术指南。运算放大器噪声关系:1/f噪声、均方根(RMS)噪声与等效噪声带宽。

作者简介


Maithil Pachchigar [maithil.pachchigar@analog.com]



是位于马萨诸塞州威明顿的ADI高精度转换器业务部门的应用工程师。他于2010年加入ADI公司,为工业、仪表、医疗和能源行业的客户提供高精度ADC产品技术支持。自2005年以来, Maithil一直在半导体行业工作,并已发表多篇技术文章。他于2006年获得圣何塞州立大学电气工程硕士学位,并于2010年获得硅谷大学MBA学位。

再见Jerry

作者：名誉编辑Dan Sheingold



Jerry Fishman在1971年加入了ADI设在马萨诸塞州威尔明顿的分部，担任ADI半导体部(ADS)的营销工程师，这个部门的前身是Nova Devices，一家半导体初创公司。在突发心脏病离世之前，Jerry担任ADI首席执行官长达17年之久。在这期间，他不断被委以重任：ADS营销总监、ADS总经理、美国执行副总裁、总裁兼首席运营官，直至首席执行官一职

Jerald G. Fishman纽约长大，在布朗士科学高中念书，1967年获得纽约市立学院的电子工程学学士学位，1970年获得东北大学电子工程学硕士学位，1972年获得波士顿大学工商管理硕士学位，1976年获得萨福克大学法学院法学博士学位，2009年获得布朗大学理学荣誉博士学位。

家庭是Jerry生活的快乐源泉。他和妻子结婚35年，儿子、女儿给他们带来了无限欢乐，家人打来的每通电话都能让他开心一笑。从波士顿搬到纽约后，Jerry成为了波士顿红袜职业棒球队的粉丝，尽管他从小在纽约长大。


ADI半导体：做还是不做


Jerry在ADI成立的第六个年头入职，当时公司正进军半导体市场，准备成立自己的制造厂。Jerry的专业背景与ADI作为半导体生产商的身份十分契合。

ADI的利润主要靠半导体这项盈利不错的业务来拉动，但这块业务的资本投入很大，平均售价又较低，亟需一位强有力的、直言不讳的推广者。Jerry Fishman承担了这项任务。公司创始人Ray Stata非常看好IC的前景，自己投钱开办Nova Device，盈利效果很快显现出来，几年后就并入了ADI。

设计出满足客户需求的新奇产品是一回事，但低成本、高质量地进行生产，说服客户，并在激烈的竞争中完成销售则是另一回事。Jerry有出类拔萃的商业头脑，非常擅长提出问题，经常问同事和经理(甚至是其他部门的经理)一些很直接、有时不怎么礼貌的问题(说话很率直，典型的70年代风格!)，他总是坚持信息的准确性。他擅长说服别人，懂得使用幽默。正因如此，才让他在这些岁月中不断超额完成业绩，迅速受到公司管理层的注意，用出色的表现连连赢得提拔。

Jerry是ADI的第二任首席执行官，任职期间，他把ADI打造成一个数十亿美元的大企业，让公司得到客户、竞争对手和投资人的关注和尊敬。Jerry的巨大贡献还在于他对高层管理团队的培养。失去他是我们的重大损失，但他做的团队建设努力也在此时显出效果——新接班人随时待命。2013年5月，Vincent Roche被任命为首席执行官。他是ADI的资深成员，与Jerry共事多年。





缅怀Jerry

从在ADI早期，Jerry就让大家见识到了他的智慧和商业意识，当然，还有他强悍的个性，这是因为他在纽约皇后区长大的，小时候当过《纽约邮报》的报童，每天坐1个半小时地铁到布朗克斯区的高中上学。他的经理当时就发现了这块未经雕琢的璞玉，他那善于分析的头脑十分注重实效，并且深知今天的决策对于未来结果的影响。

能言善辩的《Planet Analog》博主Doug Grant在ADI任职多年，他这样说：“无论是从私人还是工作的角度，和他站在一起都不会有错。他既有学识，又有精明，这非常难得，让他整个职业生涯都很成功。他自己做到最好，也要求同事做到最好。”

ADI前员工Bill Schweber说：“我们行业内有很多个性鲜明、高调、甚至张扬的领导人，但Jerry却选择了低调行事，他更愿意以内敛的作风确保车轮灵活运转，让公司这辆大车运行在预期轨道上，但他也知道何时该冒险，何时该止损。”

Tam Harbert是为《电子商务》杂志撰稿的自由记者，她非常了解Ray Stata的远见与Jerry的强大执行力之间的精妙关系，以及两人的共通之处。Jerry去世后，Tam在博客中写道：“Jerry Fishman给人感觉是不容易接近，很难采访。但是《电子商务》杂志已经选他为年度首席执行官，作为全国编辑，我必须得为他和他的公司写点东西。一开始我料想不会有什么料，但最后却发现，ADI和Fishman都有很多故事可以讲。”

Dave Kress还记得Jerry接受一家杂志采访时的情景：“当时要宣传

我们的薄膜技术，编辑问他一些工艺细节，他并没有说‘我们用1 mil的激光焦点，调整胶强，把切口气熔，但不残留会漂移的导电边料。’他竟然说‘我们用显微镜把电阻排成一行，然后一口气全部吹掉。’”

ADI联合创视人兼董事会主席Ray Stata写道：“Jerry的一生都致力于把ADI发展成一家伟大的公司……他人生最美好的时光都奉献给了ADI，他对成功的渴望感染着每一个人。Jerry不但赢得了公司内外的尊敬，成为业内举足轻重的领导人，也赢得了像我这样了解他的人的尊敬。他坦诚、开放、正直，有独特的幽默感，深受人们的信赖和尊敬。我们会永远想念他。”

Tam Harbert引用Jerry在2004年的话说：“在技术公司中，转型是主旋律。领导层、技术、市场，都在不断转型。我认为，能否驾驭各种转型最为重要，决定了这家公司是长久屹立不倒，还是会走向衰败。”

ADI总裁兼首席执行官Vincent Roche说：“从私人的角度来说，与Jerry共事的这些年，他给了我很多鼓励和指导，这是我的荣幸。”

Dan Sheingold说：“我退休后担任公司名誉编辑才两个月左右，Jerry就离开了我们。我和Jerry在同一家公司共事了40多年，这让我很欣慰，我也很有幸能看着他从一个年轻而自负的营销工程师成长为一位备受尊敬的大企业领导人。Jerry，祝你在天堂一切都好。”

Analog Dialogue

本期介绍

- 2 编者寄语, 新产品简介
- 3 在光电流应用中补偿电流反馈放大器
- 7 在多通道应用中使用放大器禁用功能代替多路复用器
- 9 多路复用三线式RTD数据采集系统的误差最小化
- 11 系统演示平台简化从评估到原型制作的过渡
- 13 缩短积分时间可以提高航位推算导航系统的精度
- 15 如何设计并调试锁相环(PLL)电路



所有ADI产品数据手册都可在www.analog.com/zh网站查到，只需在搜索框中输入产品型号即可。

本期介绍

在光电流应用中补偿电流反馈放大器

电流反馈放大器(CFA)一般不用作跨阻放大器(TIA)，因为它们具有相对较高的反相输入电流和电流噪声。然而，CFA易于使用，并且在要求高增益、低功耗、低噪声、宽带宽和高压摆率的应用中，其性能超过电压反馈放大器。本文讨论如何正确补偿CFA。(第3页)

在多通道应用中使用放大器禁用功能代替多路复用器

多路复用器来自多路输入的其中一路信号路由至公共输出。很多应用会在信号进入多路复用器之前，使用放大器对其进行调理。这种情况下，带禁用功能的放大器可用来选择通道，因此无需使用多路复用器，同时还能降低成本、减少PCB面积与失真。本文描述了使用带有禁用功能的运算放大器选择通道时面临的挑战。(第7页)

多路复用三线式RTD数据采集系统的误差最小化

在可编程逻辑控制器或分布式控制系统中，一个数据采集模块可用来监控大量远程电阻式温度检测器(RTD)的温度。当每个RTD都有自己的激励电路和ADC时，可实现最佳精度，但模块体积庞大、成本高昂且功耗巨大。多路复用模块具有体积较小、成本和功耗较低的特性。(第9页)

系统演示平台简化从评估到原型制作的过渡

为了简化新设计的元器件选择，ADI提供评估板和应用软件，但节省时间和提升成功率的最好方法是在搭建电路板前准备好代码和接口。系统演示平台设计允许进行这类原型制作，为开启系统开发过程提供前所未有的便捷性。(第11页)

缩短积分时间可以提高航位推算导航系统的精度

汽车航位推算导航系统采用陀螺仪来推算车辆的瞬时航向。此信息结合行驶距离信息，即使在卫星信号受阻的情况下，导航系统也能确定车辆的正确位置。如果卫星信号长时间丢失，那么累积角度误差将变得非常大。本文提出一种简单的方法来最大程度地解决此问题。(第13页)

如何设计并调试锁相环(PLL)电路

设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL理论以及逻辑开发过程。若在设计阶段谨慎仔细，便可避免很多问题。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试PLL问题。(第15页)

Scott Wayne [scott.wayne@analog.com]

7月	
$\pm 0.5 g/\pm 1 g/\pm 2 g/\pm 4 g$ 三轴MEMS数字加速度计	ADXL313
集成四个降压调节器、一个LDO的5通道PMU	ADP5050/ADP5052
13 GHz小数N分频频率合成器	ADF4159
8月	
Σ - Δ 型4通道ADC	ADAU1978
高稳定性隔离误差放大器	ADuM4190
1100 MHz可编程滤波器的可变增益放大器	ADRF6518
USB兼容型线性LiFePO ₄ 电池充电器	ADP5063
RF强化型超低噪声模拟MEMS麦克风	ADMP510
Blackfin®双核嵌入式处理器	ADSP-BF60x
200 mA超低噪声线性调节器	ADM7160
9月	
$\pm 200 g$ 三轴低功耗MEMS数字加速度计	ADXL375
5 MSPS 16位逐次逼近型ADC	AD7961
5 MSPS 18位逐次逼近型ADC	AD7960
RRIO低功耗CMOS运算放大器	ADA4666-2
RRIO精密CMOS运算放大器	ADA4661-2
低功耗高温运算放大器	AD8634
6.5 Mbps至11.3 Gbps时钟和数据恢复	ADN2915
PMBus隔离式电源数字控制器	ADP1051
30 MHz至6 GHz RF/IF增益模块	ADL5610/ADL5611
ARM7TDMI 12位I/O精密模拟微控制器	ADuC7023
小容差超低噪声MEMS数字麦克风	ADMP522
宽动态范围MEMS数字麦克风	ADMP621
集成VCO、PLL、DGA的700 MHz至2700 MHz	
Rx混频器	ADRF6620
低功耗高温2.5 V基准电压源	ADR225
集成软启动的低噪声、500 mA、20 V LDO调节器	ADP7105
集成RF收发器的数字MEMS振动传感器	ADIS16000/ADIS16229
3 A/5 V逻辑控制型高端或低端负载开关	ADP1196

Analog Dialogue

模拟对话杂志(www.analog.com/zh/analogdialogue)是ADI公司于1967年创办的技术杂志，至今已经连续出版47年，主要讨论有关模拟信号、数字信号和混合信号处理产品、应用、技术和技巧。模拟对话杂志目前提供两种版本。在线版每月发行一期；印刷版每年发行四期。作为对在线版中技术文章的定期回顾和汇集。在线版的内容包括：技术文章；近期应用笔记、新产品简介、在线研讨会、已发表文章等及时信息；以及“集锦”栏目，其中包括从ADI网站(www.analog.com/zh)获得重要相关信息的通用链接网址。感兴趣的读者也可以至Analog Dialogue档案库www.analog.com/library/analogdialogue/china/archives.html查阅自1967年第1卷第1期刊至今的每期存档，包括三期纪念特刊。如需订阅，请访问www.analog.com/library/analogdialogue/china/subscribe.html。欢迎提出您的宝贵意见；Facebook：www.facebook.com/analogdialogue；模拟对话博客：analogdiablog.blogspot.com；电子邮件：dialogue.editor@analog.com、编辑Scott Wayne, [scott.wayne@analog.com]。

在光电流应用中补偿电流反馈放大器

(1)

作者: Jonathan Pearson

简介

电流反馈放大器(CFA)历来都不是跨阻放大器(TIA)的首选,因为它们具有较高的反相输入电流和反相输入电流噪声,可能比同等级电压反馈放大器(VFA)至少高出一个数量级。另外,许多系统设计师对CFA并不熟悉,因为不大愿意使用它们。然而,事实上,CFA使用起来非常简单,而且在要求高增益、低功耗、低噪声、宽带宽和高压摆率的应用中,其性能可能超过VFA。其主要优势之一是一个理想CFA的环路增益独立于其闭环增益,为此,CFA可以实现出色的谐波失真和带宽性能,而不受其闭环增益的影响。

因超低的输入偏置电流和输入电流噪声,FET输入运算放大器往往是TIA应用的首选,尤其是将低输出电流器件(如光电元件)用作输入电流源的应用。尽管FET输入放大器在诸多此类应用中技高一筹,但其速度却可能无法满足需要更快性能的系统要求。因此,在可以耐受较大噪声、速度更快的系统中,越来越多地将CFA用作TIA。本文旨在探讨光电二极管或其他光-电流传感器的寄生电容对用作TIA的CFA的影响,以及如何针对这种电容对放大器进行补偿。同时简要介绍CFA运行模式,并说明CFA和VFA分析法之间的相似之处。本文不使用VFA电路“噪声增益”或者CFA电路“反馈阻抗”分析法。相反,采用基于环路增益的经典反馈理论,以避免在电流和电压域之间来回转换时遇到的困难(环路增益始终是一个无维度的量),而且该理论还可产生直观、易用的波特图。

电流反馈放大器的基本知识

理想的CFA的输入阻抗为零——其输入端跨接完全短路——因为负反馈信号为电流。相对地,理想的VFA的输入阻抗则是无穷大,因为其反馈信号为电压。CFA检测在其输入端中流过的误差电流,并形成等于Z与输入电流之积的输出电压,其中,Z表示跨阻增益。须正确定义误差电流的方向,以产生负反馈。与VFA中的A相似,在理想CFA中,Z接近无穷大。图1所示基本原理展示了如何将理想的CFA配置成TIA,以便将来自理想电流源的电流转换为输出电压。




图1. 用作TIA的理想CFA

该TIA的闭环增益可以表示为

$$\frac{v_o}{i} = R_F \left[\frac{1}{1 + \frac{R_F}{Z}} \right]$$

等式1表示,Z接近无穷大,TIA增益则接近其理想值 R_F 。随着Z接近无穷大,误差电流 i_e 接近零,所有输入电流均流过 R_F 。在等式1中,环路增益表示为 $\frac{Z}{R_F}$ 。

不幸的是,理想的CFA是不存在的,因此,实用器件一般都退而求其次:在其输入端跨接一个单位增益缓冲器。电流镜将误差电流反射至一个高阻抗节点,在此,误差电流被转换成电压,缓冲后馈入输出端,如图2所示。




图2. 用作TIA的实用CFA(带单位增益缓冲器)

只要 $R_o = 0$,则闭环增益与等式1中的闭环增益相同。当 $R_o > 0$ 时,闭环增益变成

$$\frac{v_o}{i} = R_F \left[\frac{1}{1 + \frac{R_F + R_o}{Z}} \right] \quad (2)$$

且环路增益为 $\frac{Z}{R_F + R_o}$ 。

使用实用元件设计TIA

光电二极管和其他光电器件表现出一种与器件面积成比例的寄生分流电容。当 $R_o = 0$ 时,该电容完全自举,因而不会影响闭环响应。在实际CFA中, $R_o > 0$,并且寄生电容会影响响应,结果可能导致电路不稳定。另外,就像VFA中的开环增益A一样,在实际CFA中,Z的幅度在低频下较大,随着频率的增加而滚降,而随着频率的增加,相移表现出更大迟滞。对于一阶,Z(s)的特性可以描述为单个主极点,其中, $s = p$ 直流跨阻为 Z_o ,如等式3所示。Z(s)中的高频极点稍后再作讨论。

$$Z(s) = \frac{Z_o}{1 - \frac{s}{p}} \quad (3)$$

图3中的电路包含寄生电容C和跨阻Z(s)。请注意,CFA的反相输入电容可以并入C。




图3. 基于实用型CFA的TIA(含寄生电容)

通过在反相输入端执行KCL, 可求得等式4。

$$\frac{v_o + i_e R_o}{R_F} = -i_e - i_e R_o C s + i \quad (4)$$

误差电流, i_e , 为

$$i_e = \frac{v_o}{Z(s)} \quad (5)$$

结合等式4和等式5, 可以得到如下结果, 即图3所示电路的闭环TIA增益:

$$\frac{v_o}{i} = R_F \left[\frac{1}{R_F R_o C \left(s + \frac{1}{(R_F \parallel R_o) C} \right)} \right] \quad (6)$$

等式6中的环路增益非常明显, 可通过以下等式求得

$$\text{Loop Gain} = \frac{Z(s)}{R_F R_o C \left(s + \frac{1}{(R_F \parallel R_o) C} \right)} = \left[\frac{Z_o}{1 - \frac{s}{p}} \right] \left[\frac{1}{R_F R_o C \left(s + \frac{1}{(R_F \parallel R_o) C} \right)} \right] \quad (7)$$

环路增益含有两个极点, 一个低频极点($s = p$)以及一个高频极点($s = -\frac{1}{(R_F \parallel R_o) C}$)。当 $R_o \ll R_F$ 时, R_F 和 R_o 的并联结果可

以通过 R_o 近似求出。如果在高频极点发生的频率下, 环路增益的幅度大于0 dB, 则这两个极点会带来稳定性问题。当 R_o 和 C 较小时, 寄生极点发生的频率高于交越频率, 放大器稳定。但在多数TIA电路中, 情况并非如此, 因此, 我们必须找到一种办法, 对反相输入寄生电容进行补偿。

添加一个反馈电容(题外话)

带有单极点传递函数(如等式3所示)的CFA在任何反馈电阻值下都表现稳定, 因为其反馈环路周围的迟滞相移被限制为 -90° 。但实际CFA的次要极点在高频下会带来较大的相移迟滞, 因此, 为了确保稳定性, 实际会对 R_F 的最小值做出限制(45° 一般是可接受的最小相位裕量)。此后, $Z(s)$ 将包含一个高频极点($s = p_H$)和一个主极点($s = p$)。

为了确保反馈阻抗不变成零, 通常建议在任何CFA电路中都不应使用反馈电容。然而, 事情并非如此简单, 因为在幅度变化以外, 反馈电容还会导致相移。本节将考察将一个反馈电容添加至基于CFA的TIA时产生的结果, 暂且忽略寄生输入电容。在图2所示电路中, 在反馈电阻 R_F 上跨接一个反馈电容 C_F , 结果形成一个极点, 并在环路增益中产生一个零。 Z_F 定义为 R_F 和 C_F 的并联结果:

$$Z_F = \frac{1}{C_F \left(s + \frac{1}{R_F C_F} \right)} \quad (8)$$

如果以 Z_F 取代等式2中的 R_F , 则闭环增益可表示为等式9。

$$\frac{v_o}{i} = \left[\frac{1}{C_F \left(s + \frac{1}{R_F C_F} \right)} \right] \left[\frac{1}{R_o \left(s + \frac{1}{(R_o \parallel R_F) C_F} \right)} \right] \left[\frac{1}{1 + \frac{Z(s)}{Z_F \left(s + \frac{1}{R_F C_F} \right)}} \right] \quad (9)$$

此时, 环路增益为

$$\text{Loop Gain} = \frac{Z(s) \left(s + \frac{1}{R_F C_F} \right)}{R_o \left(s + \frac{1}{(R_o \parallel R_F) C_F} \right)} = \left(\frac{Z_o}{R_o} \right) \left(\frac{s + \frac{1}{R_F C_F}}{1 - \frac{s}{p} \left(1 - \frac{s}{p_H} \right) \left(s + \frac{1}{(R_o \parallel R_F) C_F} \right)} \right) \quad (10)$$

环路增益有一个来自 $Z(s)$ 的主极点($s = p$)和一个高频极点($s = p_H$)。另外, 受增加的反馈电容的影响, 在 $s = -\frac{1}{(R_o \parallel R_F) C_F}$ 时形成一个极点, 在 $s = -\frac{1}{R_F C_F}$ 时产生一个零。

在波特图中, C_F 导致的零产生时的频率低于 C_F 导致的极点, 因为零频率表达式的分母中含有 R_F , 而极点频率表达式的分母中则含有 $(R_o \parallel R_F)$ 。一种基于CFA的可能TIA(含 C_F (等式10))的波特图如图4所示。




图4. 基于CFA的TIA(含反馈)的波特图

随着频率的增加, 零会导致幅度不断提高, 相移不断加大, 从稳定性角度来看, 在某些情况下, 这可能是一件好事。但在图4所示系统中, 零出现在环路增益跨过0 dB之处, 而 p_H 下的极点则在跨交越点 -40 dB/十倍频程时导致幅度渐近线下降。蓝色虚线表示不含 C_F 的环路增益, 采用的是等式2以及双极点版本的 $Z(s)$ (见等式11)。

$$\text{Loop Gain without } C_F = \frac{Z_o}{R_F + R_o} \left(\frac{1}{\left(1 - \frac{s}{p} \right) \left(1 - \frac{s}{p_H} \right)} \right) \quad (11)$$

图4表明, 当无 C_F 时, 放大器表现稳定, 但在添加 C_F 之后, 则会产生稳定性问题。图4中的坐标图并不完全排除反馈电容的使用, 因为该特定 $Z(s)$ 并不代表所有CFA, 而且未使用实际电阻和电容值; 尽管如此, 图中确实表明, 高频极点会限制可以安全应用的反

馈电容。图4同时表明，可以向一个带单极点传递函数的假想CFA安全添加任意量的反馈电容，而添加反馈电容会增加其闭环带宽。

使用 C_F 导致的零抵消寄生电容导致的极点

以上简要介绍了向CFA添加 C_F 产生的影响，从中可以看出，可以安全使用 C_F 来补偿输入电流源的寄生分流电容。

图3所示电路的闭环增益表示为等式6。为了厘清添加反馈电容对该电路的影响，可用 Z_F 取代等式6中的 R_F ，与推导等式9的方法相似，其中， Z_F 由等式8定义。电路如图5所示。




图5. 基于实用CFA的TIA(用 C_F 补偿寄生电容)

图5所示电路的闭环增益可通过等式12求得

$$\frac{v_o}{i} = \left[\frac{1}{C_F \left(s + \frac{1}{R_F C_F} \right)} \right] \left[\frac{1}{1 + \frac{R_o (C + C_F) \left(s + \frac{1}{(R_F \parallel R_o)(C + C_F)} \right)}{Z(s) C_F \left(s + \frac{1}{R_F C_F} \right)}} \right] \quad (12)$$

根据该等式，可以算出环路增益为

$$\text{Loop Gain with } C \text{ and } C_F = \frac{Z(s) C_F \left(s + \frac{1}{R_F C_F} \right)}{R_o (C + C_F) \left(s + \frac{1}{(R_F \parallel R_o)(C + C_F)} \right)} = \left(\frac{Z_o C_F}{R_o (C + C_F)} \right) \frac{\left(s + \frac{1}{R_F C_F} \right)}{\left(1 - \frac{s}{p} \right) \left(1 - \frac{s}{p_H} \right) \left(s + \frac{1}{(R_F \parallel R_o)(C + C_F)} \right)} \quad (13)$$

等式13中，因 C_F 导致的零与等式10中的零相同，但 C_F 导致的极点则从

$$s = -\frac{1}{(R_o \parallel R_F) C_F} \text{ 移到了 } s = -\frac{1}{(R_o \parallel R_F)(C + C_F)}$$

通过向 C_F 添加 C ，可以移动极点位置，以匹配零的位置，从而抵消掉输入电流源的寄生电容 C 导致的极点。在等式13中，将 C_F 和 C 导致的极点频率设为因 C_F 导致的零频率，则得到等式14：

$$\frac{1}{R_F C_F} = \frac{1}{(R_F \parallel R_o)(C + C_F)} \Rightarrow C_F = \left(\frac{R_o}{R_F} \right) C \quad (14)$$

等式14所示为计算 C_F 的值的简单公式，该值可抵消图5所示TIA中的寄生电容 C 导致的环路增益中的极点。以这种方式将极点零完美

抵消之后，环路增益会回归最初形式，含有主极点和高频极点，如等式11所示。至此，闭环增益可以表示为等式15。

$$\frac{v_o}{i} = \left[\frac{1}{C_F \left(s + \frac{1}{R_F C_F} \right)} \right] \left[\frac{1}{1 + \frac{R_F + R_o}{Z(s)}} \right] \quad (15)$$

在使用等式14时，遇到的主要困难是确定 R_o ，该值是可变的，而且CFA数据手册中未必提供其额定值。然而，只要环路增益图的斜率在通过0 dB时合理接近-20 dB/十倍频程，则极点-零抵消无需如此精确。等式14表明， C_F 随 R_o 线性递减，因为随着 R_o 接近0，自举发生次数会增加，其中， C 完全自举，所需 C_F 等于0。等式14也可表示为一种匹配时间常数形式，如 $R_o C = R_F C_F$ 。等式14的匹配时间常数形式与对VFA进行寄生求和节点电容补偿时获得的结果非常相似： $R_G C_G = R_F C_F$ ，其中 R_G 为VFA增益电阻， C_G 为 R_G 的交越电容，该电容一般为寄生求和节点电容。然而，获得这种优势是需要付出代价的。虽然添加 C_F 可使TIA变稳定，但同时也会在 $s = -\frac{1}{R_F C_F}$ 时，在闭环增益中导致一个极点，

如等式12和等式15所示。等式15所描述的闭环增益可以视为传递函数相乘的两个级联系统。第一个系统的传递函数为等式15中最左侧的因子，维度为欧姆。第二个系统的传递函数为等式15中最右侧的因子，无维度。

第二个系统的响应取决于环路增益，只要环路增益幅度在-20 dB/十倍频程时跨过0 dB，就可以模拟为一个一阶传递函数。基本反馈理论表明，如果达到这一滚降条件，当环路增益幅度 $\gg 1$ 时，第二个系统的闭环增益幅度约等于单位增益，当环路增益幅度 $\ll 1$ 时，则跟随环路增益幅度。闭环增益中的3-dB点出现在环路增益幅度跨过0 dB时的频率(如果斜率略快于-20 dB/十倍频程，则在接近0-dB交越点之处，闭环响应中会出现一些峰化)。因此，在一个稳定的放大器中，第二个系统可以近似模拟为一个一阶、低通滤波器，其单位增益处于通带中，且截止频率等于环路增益幅度跨过0 dB时的频率。第一个系统的传递函数为反馈因子的倒数，其响应为简单的一阶、低通响应，直流值为 R_F ，转折频率为 $\frac{1}{2\pi R_F C_F}$ 。

凭直觉可以看出， C_F 导致的额外极点是意义的，因为输出电压是流过反馈阻抗的电流形成的，而反馈阻抗随频率增加而下降。当 C_F 的电抗等于 R_F 的值时，会形成极点。在使用反馈电容补偿、基于VFA的TIA中会发生相同的情况。不过可以略微扩大闭环带宽，其方法是从根据等式14计算的值开始，小心地减小 C_F ，移出极点频率，并缩减相位裕量，但这只能尝试着做。

仿真数据

为了测试该结果，我们针对CFA提出了一种简单的仿真模型，其中， $Z_o = 1 \text{ M}\Omega$ ， $p = -2\pi (100 \text{ kHz})$ ， $p_H = -2\pi (200 \text{ MHz})$ ， $R_o = 50 \Omega$ ，且 $R_F = 500 \Omega$ 。环路增益的幅度则可通过以这些值代入等式11中的幅度计算得到。

$$|\text{Loop Gain without } C_F| = \frac{10^6}{500 + 50} \left(\frac{1}{\sqrt{1 + \left(\frac{f}{100 \text{ kHz}}\right)^2} \sqrt{1 + \left(\frac{f}{200 \text{ MHz}}\right)^2}} \right) \quad (16)$$

结果约等于1，其中 $f = 145 \text{ MHz}$ 。

145 MHz时的环路增益相移为

$$\angle \text{Loop Gain without } C_F = -\tan^{-1}\left(\frac{145 \text{ MHz}}{100 \text{ kHz}}\right) - \tan^{-1}\left(\frac{145 \text{ MHz}}{200 \text{ MHz}}\right) \approx -126^\circ, \quad (17)$$

结果得到大约 54° 的相位裕量，对于无寄生电容的基本CFA来说，这是一个不错的起点。

图6所示为该模型的响应仿真情况，其中，电流阶跃输入上升时间为1-ns。




图6. 基本TIA的阶跃响应(无寄生电容)(20 ns/div)。

响应非常干净，响铃振荡已减至最小——为 54° 相位裕量条件下的应有水平。对于同一放大器，当在反相输入端和接地之间添加一个 50 pF 的寄生电容时，其阶跃响应如图7所示。




图7. 阶跃响应(反相输入端与接地之间存在 50 pF 的电容)(20 ns/div)。

图7中的纵坐标与图6相同，只是轨迹下移了一个刻度，以适应响铃振荡。显然存在过多响铃振荡，这种放大器明显有相位裕量问题。放大器可以通过添加一个反馈电容(其值通过等式14决定)来实现稳定化，经计算，该电容为 5 pF 。图8 所示为添加 5-pF 反馈电容后的结果。




图8. 阶跃响应(以 5 pF 反馈电容实现极点/零抵销)(20 ns/div)。

显然，闭环增益中的极点会对频带形成限制。原始放大器的环路增益0-dB交越确定为 145 MHz ，相当于一阶系统中约1.1的时间常数，RFCF时间常数为 2.5 ns (注意，0-dB交越时，环路增益幅度滚降速率略快于 -20 dB/十倍频程 ，因为相位裕量少于 90° ，但一阶闭环模型是一种比较精确的近似模型)。使用由两个级联系统构成的上述模型，级联系统的合并时间常数可以估算为两个时间常数的方和根(输入电流源10%至90%的上升时间为 1 ns ，相当于次纳秒级的有效时间常数，可忽略不计)，即 2.7 ns 左右，似乎与图7所示响应相符合。

将 C_F 降为 3 pF 可以略微减少相位裕量，加大闭环极点频率，由此提升速度，如图9所示。




图9. 阶跃响应(带 3-pF 反馈电容)(20 ns/div)。

显然，要获得最佳的 C_F 的值，需要进行一些实验。诸如负载电容、电路板布局、 R_o 变化等因素在挑选 C_F 时也是需要考虑的。

结论

随着将CFA用作TIA的做法日渐盛行，有必要了解如何对CFA反相输入端的传感器电容进行补偿，有必要了解补偿机制的工作原理。本文基于经典反馈技术，提出了一种简便办法，即将一个反馈电容与反馈电阻并联起来，对反相输入电容进行补偿。反馈电容会在闭环响应中导致一个无用极点，但可以基于计算所得值对电容的值进行调整，以减少极点对频带的限制作用。

参考文献

Gray, Paul R., and Robert G. Meyer. *Analysis and Design of Analog Integrated Circuits*. John Wiley & Sons, Inc., 1977.

Lundberg, Kent. "Feedback Control Systems." M.I.T. Course Notes.

Roberge, James K. *Operational Amplifier: Theory and Practice*. John Wiley & Sons, 1975.

作者简介

Jonathan Pearson [jonathan.pearson@analog.com]

从2002年8月开始，一直是高速放大器部门的一位高级应用工程师。加盟ADI之前，他在电信行业从事模拟电路和系统设计工作。他持有美国东北大学电机工程学士学位，以及WPI电机工程硕士学位，独立/与他人合作注册专利4项。除了与家人共度美好时光以外，他还喜欢弹各种吉它，录制音乐，收集真空管吉它放大器和古董收音机。



在多通道应用中使用放大器 禁用功能代替多路复用器

作者: Charly El-Khoury

多路复用器(MUX)可将信号从多个输入的其中之一路由至公共输出, 允许共享某个器件或资源——如混合信号应用中的ADC或视频应用中的显示屏——而非为每个输入指定专用器件。很多应用会在信号进入多路复用器之前, 使用放大器对其进行调理。这种情况下, 带禁用功能的放大器可用来选择通道, 因此无需使用多路复用器, 同时还能降低成本、减少PCB面积与失真。本文介绍使用具有禁用功能的运算放大器进行通道选择时遇到的挑战, 并提供采用ADI高速放大器产品组合的示例。

首先, 必须比较禁用功能与关断功能。放大器禁用时, 功耗下降, 输出进入高阻态, 允许将多个输出连在一起。该功能与关断不同, 其目的仅在于节省功耗。

使用运算放大器选择通道时, 还需要考虑放大器输入之间允许的最大电压。该信息通常可在数据手册的“绝对最大额定值”部分找到, 如图1所示。如果该放大器的输入之间具有背靠背二极管, 则差分输入电压将限制为——甚至放大器禁用时也是如此——0.7V、1.2V或更高, 具体取决于串联背靠背二极管的数目。

ABSOLUTE MAXIMUM RATINGS¹

Supply Voltage	12.6 V
Internal Power Dissipation ²	
PDIP Package (N)	1.3 W
SOIC Package (R)	0.9 W
Input Voltage (Common Mode)	$\pm V_S$
Differential Input Voltage	± 3.4 V
Output Short-Circuit Duration	Observe Power Derating Curves
Storage Temperature Range N, R	-65°C to +125°C
Operating Temperature Range (A Grade) ...	-40°C to +85°C
Lead Temperature Range (Soldering 10 sec)	300°C

图1. AD8041绝对最大额定值

某些放大器(如AD8041)在输入之间没有背靠背二极管, 因此可处理高达 ± 3.4 V的差分输入电压。禁用时, 放大器输出处于高阻态。两个放大器的增益配置为2, 可相连并选择两通道之一, 同时采用5 V单电源工作, 如图2所示。




图2. 使用两个AD8041运算放大器构建的2:1多路复用器

但是, 这并非对所有集成禁用引脚的放大器有效。为了演示该特性, 表1显示集成禁用功能的某些高速放大器, 以及差分输入电压额定值、带宽和最小增益要求。

表1. 集成禁用功能的高速放大器

器件号码	放大器数	带宽 (MHz)	差分输入电压(V)	最小稳定增益
AD8021	单	490	± 0.8	1
AD8027	单	190	± 1.8	1
AD8029	单	125	± 1.8	1
AD8041	单	160	± 3.4	1
AD8063	单	320	± 6	1
AD8099	单	440	± 1.8	2
ADA4853-1	单	100	± 5	1
ADA4895-1	单	236	± 0.7	10
ADA4897-1	单	230	± 0.7	1
ADA4899-1	单	535	± 1.2	1
AD8028	双	190	± 1.8	1
ADA4853-2	双	100	± 5	1
ADA4895-2	双	236	± 0.7	10
ADA4897-2	双	230	± 0.7	1
AD813	三	125	± 6	1
AD8013	三	230	± 6	1
AD8023	三	460	± 3	1
ADA4853-3	三	100	± 5	1

例如，针对信号调理和通道选择，使用集成独立禁用引脚的双通道低功耗运算放大器ADA4897-2，无需多路复用器。图3显示两个单位增益缓冲器配置为2:1通道选择器的简单原理图。本文将分析三种情况：1) 两个输入源CH0和CH1具有2.5 V直流电平和0.5 V p-p交流信号；2) 相同信号，但两个输入源之间具有1 V直流失调；3) 相同直流电平，1 V p-p交流信号。由于每个放大器的反相和同相输入之间存在背靠背二极管，因此差分输入电压不应超过0.7 V。




图3. 使用双通道ADA4897-2构成2:1多路复用器

使能放大器时，反馈功能迫使反相和同相输入相等，但禁用放大器后，反馈环路开路，输入发生漂移。如果两个输入之间存在背靠背二极管，则输入漂移的程度也会受到限制。对于ADA4897-2而言，输入漂移程度不能超过二极管压降(0.7 V)，否则背靠背二极管就会开启。为了帮助演示这一点，图4显示该电路的简化原理图，图中禁用了一个放大器。




图4. 图3禁用一个放大器的简化原理图

回到我们所说的三种情况。如果CH0和CH1上的直流电平相等，则二极管正向偏置之前，两个输入源之间允许存在的最大差分交流信号为0.7 V。在第一种情况中，电路能正常工作，因为最大差分信号仅0.5 V p-p。在第二种情况中，两个输入源的直流失调电平大于0.7 V，因此电路不工作。在第三种情况中，当两个输入源之间具有180°相位差时，最大差分信号可达1 V p-p。这将导致背

靠背二极管正向偏置，因此电路在这种情况下也无法工作。针对后两种情况，使用AD8041或其他差分输入电压足够大的放大器(表1中的器件)将是更好的选择。

如果出于成本或性能考虑而必须使用带有背靠背二极管的放大器，并且如果无法添加额外的多路复用器，则可将放大器增益设为1以上，或者使用单位增益配置的反馈电阻，这样可以使问题不那么严重。第二种情况只有在使用电压反馈放大器时才会有问题，因为这种情况下不应使用单位增益反馈电阻。如需处理峰值问题，则可以使用一个电容与反馈电阻并联连接，降低峰值电平，最小化反馈电阻效应。

图5所示为图2的简化原理图，但使用ADA4897-2代替AD8041。放大器的增益配置为2。




图5. 图2的简化原理图，使用ADA4897-2

在该电路中，反馈电阻限制流过背靠背二极管的电流。这样可以使二极管不会完全正向偏置，对电路形成负载。假设CH0和CH1具有1 V p-p，则电阻两端的最大差分信号(假定二极管压降为0.7 V)就是 $1.5\text{ V} - 0.7\text{ V} = 0.8\text{ V}$ ，相当于 $0.8\text{ V} / 330\ \Omega = 2.4\text{ mA}$ 电流。相比负载电流，该最差情况下的电流足够低，因此放大器应当能提供该电流，同时驱动电路的其余部分。如有必要，可以增加反馈电阻值，以便降低电流。采用2作为增益值而非使用单位增益(如假定该配置下的电压反馈放大器稳定，则可以使用单位增益反馈电阻)将允许交流输入电压倍增。使用反馈和增益电阻时，在反相输入端增加直流偏置可以消除CH0和CH1之间的失调直流电压电平。在高精度应用中，使用非背靠背二极管的放大器可能效果更佳，因为二极管会使信号失真，哪怕它们并未完全导通。

总之，只要所有输入背靠背二极管保持非饱和状态，就可以将带禁用功能的放大器用作通道选择器。单位增益配置相比更高的增益会有更多限制，该配置下增益和反馈电阻可用于限制流过背靠背二极管的电流，消除直流偏置。若需要单位增益，可在反馈环路中使用电阻，前提是该配置下的放大器稳定。最后，请记住，背靠背二极管会产生失真，因此对于高精度应用而言，使用无背靠背二极管的放大器可能是更好的选择。

作者简介

Charly El-Khoury [charly.el-khoury@analog.com] 是高速放大器部门的应用工程师。他于2006年毕业于伍斯特理工学院(WPI)，获得电气与计算机工程(ECE)硕士学位，之后加入ADI公司。



多路复用三线式RTD数据采集系统的误差最小化

作者: Henry He

电阻温度检测器(RTD)可在很多工业应用中监控温度。在一个分布式控制系统(DCS)或可编程逻辑控制器(PLC)中,一个数据采集模块可用来监控很多安装在远处的RTD温度。在高性能应用中,若每个RTD都自带激励电路和ADC,则具有最佳的精度,但数据采集模块将会体积庞大、成本高昂,且功耗高。多路复用模块具有体积小、成本和功耗较低的特性,但可能会损失一定精度性能。本文讨论如何最小化多路复用系统误差。

电路结构

提供双线式、三线式和四线式RTD配置,其中,双线式配置的器件成本最低,四线式器件精度最佳。三线式RTD通常用于工业应用中,可采用两个相同的电流源激励,以消除引脚电阻。与精密参考电阻一同使用时,电流源误差不会影响测量精度。高性能ADC(如AD7792和AD7793)集成激励电流源,适合高精度RTD测量。

图1显示片内电流源激励两个三线式RTD。RTD通道可由多路复用器选择,如ADG5433高压、防门锁、三路SPDT开关。

一次只能测量一个RTD。S1A、S1B和S1C闭合测量RTD #1; S2A、S2B和S3B闭合测量RTD #2。单个ADG5433可切换两个三线式RTD;可增加额外的多路复用器处理两个以上的传感器。 RL_{XX} 表示RTD和测量系统之间由于导线过长引入的电阻以及开关的导通电阻。

计算RTD电阻

由于S1A、S1B和S1C闭环测量RTD #1, RTD电阻可计算如下:

$$\text{Define } \Delta V_{IN} = V_{IN+} - V_{IN-}$$

$$\text{Assume } I_{OUT1} = I_{OUT2} = I_{OUT} \text{ and } RL_{1A} = RL_{1B} = RL_{1C}$$

$$I_{OUT1} + I_{OUT2} \text{ flows through } R_{REF}, \text{ so } I_{OUT1} = \frac{V_{REF}}{2R_{REF}}$$

$$RTD = \Delta V_{IN} / I_{OUT} = \frac{\Delta V_{IN} \times 2R_{REF}}{V_{REF}}$$

因此,测量值仅取决于 R_{REF} 的数值(和精度)。但请记住,我们假定 $I_{OUT1} = I_{OUT2}$,并且 $RL_{1A} = RL_{1B} = RL_{1C}$ 。事实上,这些电流和电阻失配是测量误差的主要来源。

电流源和线路电阻失配的影响

下一步,假定两个电流源失配,比如 $I_{OUT2} = (1 + x) I_{OUT1}$ 。现在,考虑下列情况:

$$RTD = \frac{\Delta V_{IN}}{V_{REF}} (2 + x) R_{REF} + (1 + x) RL_{1C} - RL_{1A}$$




图1. 两个三线式RTD多路复用至一个AD7792/AD7793 ADC

请注意，失配会导致失调误差以及增益误差。失调误差与两个引脚电阻之间的失配有关，而增益误差与两个电流源之间的失配有关。如果不考虑这些失配情况，则根据ADC的数据读数计算的RTD电阻值将是不准确的。

以200 Ω RTD为例，表1显示不考虑失配时，得到的数值；其中， $R_{REF} = 1000 \Omega$ ， $I_{OUT1} = 1 \text{ mA}$ ， $I_{OUT2} > I_{OUT1}$ (以百分比显示)， $RL_{1A} = 10 \Omega$ ， $RL_{1C} > RL_{1A}$ (以电阻值显示)。

表1. 不考虑失配时的RTD测量值

$RL_{1C} - RL_{1A}$	0.01 Ω	0.1 Ω	1 Ω
$(I_{OUT2} - I_{OUT1})/I_{OUT1}$			
0.1%	199.88	199.79	198.89
0.5%	199.44	199.35	198.45
1.0%	198.90	198.81	197.90

最小化误差

数据显示很小的失配就会严重影响精度，因此应当使用匹配良好的电流源和开关，以便改进性能。

传递函数是线性的，因此可轻松校准电流源和电阻失配导致的初始误差。然而，失配随温度的变化而改变，这使得补偿变得很不容易。因此，选用的器件应随温度的变化而具有低漂移特性。

若 $I_{OUT1} \neq I_{OUT2}$ ，且电流源如图所示连接：

$$\Delta V_{IN1} = I_{OUT1} (RL_{1A} + RTD) - I_{OUT2} \times RL_{1C}$$

假定我们交换 I_{OUT1} 和 I_{OUT2} ，使 I_{OUT1} 连接 V_{IN-} 和 I_{OUT2} ，并连接 V_{IN+} ：

$$\Delta V_{IN2} = I_{OUT2} (RL_{1A} + RTD) - I_{OUT1} \times RL_{1C}$$

现在，如果我们对转换结果求和，并且电流源以初始方向连接，同时第二次转换时交换电流源，则可得：

$$\Delta V_{IN1} + \Delta V_{IN2} = (I_{OUT1} + I_{OUT2}) \times (RTD + RL_{1A} - RL_{1C}) = \frac{V_{REF}}{R_{REF}} (RTD + RL_{1A} - RL_{1C})$$

$$\text{Consequently, } RTD = \frac{\Delta V_{IN1} + \Delta V_{IN2}}{V_{REF}} \times R_{REF} + RL_{1C} - RL_{1A}$$

请注意，测量值现已独立于电流源失配。唯一的缺点是速度的损失，因为每次RTD计算都需经过两次转换。

AD7792和AD7793针对该应用设计。如图2所示，通过写入I/O寄存器，集成开关可简化电流源到输出引脚的交换。

结论

在AD7792/AD7793器件内交换激励电流源可改善多路复用RTD测量电路的精度。计算显示了电流源和线路电阻之间失配问题的重要性。

参考文献

Kester, Walt, James Bryant, and Walt Jung. “Temperature Sensors.” *Sensor Signal Conditioning*, Section 7. Analog Devices, Inc., 1999.

作者简介

Henry He [henry.he@analog.com] 于2012年加入ADI公司，担任中国北京现场应用工程师一职。加入ADI之前，Henry曾经作为硬件工程师服务于GE Energy和SUPCON公司。他拥有浙江大学工业自动化专业的学士学位和硕士学位。




图2. AD7792/AD7793功能框图

系统演示平台简化从评估到原型制作的过渡

作者: Rosemary Ryan

简介

ADI公司面向设计工程师提供评估板和应用软件,简化新设计的元器件选型过程。完成初始评估后,设计的某些方面通常需要进行进一步研究。元器件如何连接系统的FPGA、微控制器或数字信号处理器(DSP)?完成系统设计前是否可对接口和应用代码进行验证?还没收到印刷电路板的时候能否先进行HDL编码?节省时间并增加成功可能性的最佳方法是在搭建电路板之前先准备好代码和接口。虽然ADI的**系统演示平台**(SDP)主要是一款评估工具,但它同时设计为允许进行这类原型制作,为开启系统开发过程提供前所未有的便捷性。

系统演示平台

图1中低成本、可重复使用的SDP评估平台在设计时充分考虑到了功能的多样性。该平台由控制板、转接板和子评估板组成,可快速、方便地实现评估到原型制作的过渡。




图1. 系统演示平台概述

该双板评估系统包括一块控制器板,可配合多块子板重复使用。控制器板通过USB 2.0接口连接个人计算机(PC),利用标准120引脚连接器为子板提供一系列常用的通信接口。同一个120引脚连接器兼容超过180款电路板,用于产品评估以及参考电路评估;该连接器还可连接待评估元器件的输入和输出信号。全系列产品评估板可用于ADC、DAC、DDS、RF PLL和MEMS麦克风等产品的评估。参考电路评估板可用于所有采用了ADI元器件的应用,包括汽车电子、医疗保健、过程控制和工业自动化。图2显示SDP-B控制板连接至PulSAR® ADC评估板。如需所提供评估板的完整列表,请访问www.analog.com/sdp。




图2. 使用SDP-B和PulSAR ADC评估板的评估硬件设置

该平台还集成了一系列转接板,允许宽范围子板直接连接第三方评估工具,如Xilinx® FPGA评估板或BeMicro软件开发套件(SDK)。这些转接板将ADI评估板上的元器件输入和输出连接至Xilinx或Altera® FPGA,是利用ADI评估板和第三方工具进行快速、方便原型制作的关键。

120引脚连接器

120引脚控制器采用与ADI公司DSP EZ-KIT Lite®相同、明确定义的标准引脚排列。连接器包括SPI、I²C、SPORT、GPIO、定时器和并行接口,以及电源和接地引脚。连接器支持3.3V逻辑电平。

转接板

转接板通过标准120引脚连接器连接子板。然后它们将信号从120引脚连接器路由至第二个连接器,允许用户将子板连接至自行选择的FPGA评估板。转接板不包含任何额外的逻辑或信号调理,仅仅将信号从SDP连接器路由至第二个连接器——例如VITA 57标准FMC连接器。提供三种转接板,包括SDP-I-FMC转接板、BeMicro SDK/SDP转接板和SDP分线板。

SDP-I-FMC转接板

如图3所示,SDP-I-FMC转接板可将任意SDP兼容型评估板连接至支持3.3-V I/O的Xilinx FPGA评估板。它集成标准120引脚连接器和低引脚数(LPC) FMC连接器,属于业界标准VITA 57规范的一部分,规定I/O到FPGA的连接性能。子板上的120引脚连接器连接SDP-I-FMC转接板上的120引脚插座。随后,SDP-I-FMC转接板上的FMC连接器连接Xilinx评估板上的FMC连接器。




图3. SDP-I-FMC转接板

Kintex KC705是Xilinx评估板的一个示例，集成3.3V I/O和FMC连接器。因此，它可以通过SDP-I-FMC连接ADI评估板，如图4所示。ADI Wiki知识库提供大量SDP兼容型评估板的示例代码，允许用户尽早开始FPGA的开发。欲获得有关SDP-I-FMC的更多信息，包括原理图和订购信息，请访问www.analog.com/sdpFMC。该板零售价为49美元/片。




图4. SDP-I-FMC转接板连接子板与Kintex KC705评估板。

BeMicro SDK/SDP转接板

BeMicro SDK/SDP转接板(如图5所示)允许用户将子板与BeMicro SDK评估板上的BeMicro SDK/SDP转接板提供标准120引脚连接器，可连接ADI评估板；同时，BeMicro边缘连接器插座与BeMicro SDK相连。来自SDP连接器的信号路由至边缘连接器插座。BeMicro SDK/SDP转接板可前往www.arrow.com购买，价格为50美元/片(部件名称：ADI转接板)。如需获得原理图及其他信息，请访问：www.analog.com/bemicroSDP。




图5. BeMicro SDK/SDP转接板

BeMicro SDK

BeMicro SDK是基于Altera Cyclone IV的硬件评估平台，可使用NIO II处理器创建、编译、运行和调试嵌入式软件。该产品由Arrow与Altera公司合作开发，提供小型、低成本、易于使用的FPGA评估和开发平台。大量SDP兼容型评估板的BeMicro SDK示例项目可通过下列网址访问：wiki.analog.com/resources/alliances/altera。一个好的开端——许多可供使用的元器件接口示例——可以减少FPGA系统开发时间。




图6. BeMicro SDK/SDP转接板连接子板与BeMicro SDK

SDP分线板

SDP分线板有4个120引脚连接器。J1和P1用于SDP和SDP兼容型评估板；J2和P2用于ADSP-BF60x EZ-KIT。该板主要用于信号监控。每个探测点都代表连接器上的一个引脚，允许示波器监控该引脚上的活动。没有专用的转接板硬件时，该板还可作为原型制作的有效工具。




图7. SDP分线板

该板提供4排通孔探测点，如图8所示。这些探测点可方便地连接DSP或微控制器评估板。来自J1和J2的信号路由至SDP分线板底部的P1和P2。




图8. SDP分线板顶视图

(接第14页)

缩短积分时间可以提高航位推算导航系统的精度

作者: Ben Wang

汽车航位推算(DR)导航系统采用一个陀螺仪(gyro)来推算车辆的即时航向。借助该信息再加上行驶的距离,导航系统可以正确确定车辆的位置,即使卫星信号因拥挤的城区环境或隧道而受阻时亦是如此。在DR导航中使用陀螺仪的一个重大挑战是,卫星信号可能会丢失较长时间,结果使累积角度误差过大而无法精确定位车辆。本文为这个问题提出了一种简单的解决办法。

DR导航的工作原理

图1所示为DR导航的基本工作原理。一个陀螺仪测量车辆的旋转速率,单位为度/秒。代表车辆即时航向的角度通过计算旋转速率的时间积分而求得。结合航向和行驶距离,可以确定车辆的位置,如图中的红线所示。




图1. DR导航的工作原理。

使用数字陀螺仪时,积分速率可以表示为速率样本和与采样间隔之积:

$$\text{angle} = \sum_{i=1}^n r_i \times \tau$$

其中, r_i 为陀螺仪检测到的速率, n 为样本数, τ 为采样间隔。

随时间累积的角度误差可以表示为:

$$\text{angular error} = \sum_{i=1}^n e_i \times \tau$$

其中, e_i 为各样本的速率误差, n 为样本数, τ 为采样间隔。

根据该公式,随着所需积分时间变长,累积误差变大,如图2所示。这些速率样本(用带ADXR810高性能角速率传感器的评估板测得)模拟的是共含有3300个速率样本的DR导航系统。蓝线表示陀螺仪速率样本;红线表示累积角度误差。显然,累积角度误差随时间而变大。




图2. 使用ADXR810评估板测得的速率。

(注:角度误差未按比例绘制。)

用低通滤波器(LPF)缩短积分时间

降低角度误差的传统方法将重点放在减小 e_n 上,但当今的数字陀螺仪的速率误差规格已处于非常低的水平。例如,ADXR810的灵敏度为80 LSB/°/秒,失调为 $\pm 2^\circ$ /秒,抗冲击性为0.03°/秒/g,改善空间有限。另外, e_n 的补偿算法非常复杂。与诸如电子稳定控制(ESC)等其他应用相比,DR导航系统中的陀螺仪可以长期运行,例如车辆行驶通过长隧道时GPS信号就不会丢失。在DR导航应用中,较长的运行时间会导致角度误差变大。

如果可以缩短积分时间,则可以显著降低累积角度误差。当陀螺仪不旋转时,速率输出较小,但因陀螺仪噪声的影响,输出不是零。ADXR810具有超低的陀螺仪噪声和超高的灵敏度,只需设置相应的阈值,即可轻松过滤掉数字域中的噪声。这一过程等效于低通滤波,因为与旋转导致的速率输出相比,陀螺仪速率噪声处于高频区。

图3所示为图2的LPF版本,其中,小于1°/s的所有速率样本均归零处理,因此在速率积分时忽略不计。剩下的积分时间,被认为是有效积分时间,只相当于总积分时间的16%左右。如此可以大幅缩短积分时间。结果,累积角度误差也显著降低,如图中的红线所示。




图3. 使用ADXR810评估板和数字LPF测得的速率。

(注:角度误差未按比例绘制。)




图4. 未经过滤的车载陀螺仪速率样本。
(注：角度误差未按比例绘制。)




图5. 使用LPF后的车载陀螺仪速率样本。
(注：角度误差未按比例绘制。)

在实际应用中，车辆方向盘一般位于零度处。因此，可以通过忽略来减少陀螺仪速率的有效积分时间，如图3所示实验中所做的那样。图4所示为来自真实车载测试的陀螺仪速率样本。在隧道中行驶大约180秒，则需要180秒的速率积分时间。如果不使用LPF过程，则180秒内累积的误差可能高达4°，该值太大，导致无法正确确定车辆在隧道中的位置。采用LPF过程，将阈值设为0.5°/秒，则有效积分时间缩短至84秒，减幅达53%左右。累积误差降至约0.5°，如图5所示。设置LPF阈值时，可以根据具体应用所需要的精度来定。

结论

如今的数字陀螺仪具有出色的规格特性，因此，其性能的提升余地有限。在车载DR导航系统以及要求长积分时间的其他应用中，通过设置LPF阈值来缩短积分时间是一种简单但有效的精度提升方法。

ADXRS810高性能、低成本数字陀螺仪采用ADI公司的新型MEMS技术，是车载DR导航应用的上佳选择。该陀螺仪采用超小型封装，具有低失调、低噪声和高速率灵敏度的特点。采用芯片集成温度补偿技术，无需使用外部温度传感器，同时简化了温度补偿算法。其超高的抗冲击和抗振动能力对汽车应用具有十分重要的意义。

作者简介

Ben Wang [ben.wang@analog.com]，是ADI公司中国深圳的现场应用工程师(FAE)，毕业于湖南大学。他于2009年6月加入ADI公司，此前在National Semiconductor工作过六年。



(接第12页)




图9. SDP分线板连接AD7291评估板与Renesas评估板

在图9的示例设置中，SDP分线板的SPI引脚连线至Renesas RL78评估板。Wiki知识库提供示例代码，用于多个元器件评估板，可通

过下列网站上单个产品页面的链接找到：www.analog.com或ADI Wiki上的[微控制器示例](#)部分。

欲获得有关SDP分线板的更多信息，包括原理图和订购信息，请访问：www.analog.com/EI3Breakout。该板零售价为49美元/片。

结论

从评估到原型制作的过程中，有很多选择有助于加快设计速度。ADI拥有专用硬件、可自定义硬件以及示例代码，提供一系列解决方案，满足各种需要。我们的系统演示平台正在不断演进中，因此我们鼓励您提供对您的设计过程帮助最大的原型制作硬件和软件反馈信息。

作者简介

Rosemary Ryan [rosemary.ryan@analog.com]是应用技术团队的应用工程师。她2005年毕业于利默里克大学，获计算机工程学学士学位，2006年加入利默里克ADI公司。2010年毕业于沃特福德理工学院，获电子工程学硕士学位。目前就职于精密系统应用团队，负责系统演示平台(SDP)的开发。



如何设计并调试锁相环(PLL)电路

作者: Ray Sun

简介

设计并调试锁相环(PLL)电路可能会很复杂,除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法,并提供有效、符合逻辑的方法调试PLL问题。

仿真

如果不在特定条件下进行仿真,则估计一个PLL电路的规格将会是十分困难的。因此,进行PLL设计的第一步应当是仿真。我们建议工程师使用ADIsimPLL™软件运行基于系统要求的仿真,包括参考频率、步进频率、相位噪声(抖动)和频率杂散限制。

许多工程师面对如何选择参考频率会感到无所适从,但其实参考频率和输出频率步进之间的关系是很简单的。采用整数N分频PLL,则输出频率步进等于鉴频鉴相器(PFD)输入端的频率,该频率等于参考分频器R分频后的参考频率。采用小数N分频PLL,则输出频率步进等于PFD输入频率除以MOD值,因此,您可以使用较高的参考频率,获得较小的频率步进。决定使用整数N分频或是小数N分频时,可牺牲相位噪声性能换取频率步进,即:较低的PFD频率具有更好的输出频率分辨率,但相位噪声性能下降。

例如,表1显示若要求具有固定频率输出以及极大的频率步进,则应首选整数N分频PLL(如ADF4106),因为它具有更佳的总带内相位噪声。相反,若要求具有较小的频率步进,则应首选小数N分频PLL(如ADF4153),因为它的总噪声性能优于整数N分频PLL。相位噪声是一个基本的PLL规格,但数据手册无法针对所有可能的应用指定性能参数。因此,先仿真,然后进行实际硬件的测试就变得极为关键。

表1. 相位噪声确定PLL的选择

	固定频率应用 RF = 1.8 GHz, $f_{osc} = 13$ MHz, 固定输出频率	GSM1800应用 RF = 1.8 GHz, $f_{osc} = 13$ MHz, $f_{res} = 200$ kHz
ADF4106 整数N分频 PLL	$FOM + 10\log f_{pfd} + 20\log N$ $= -223 + 10\log 13 \text{ MHz} +$ $20\log 138 = -109 \text{ dBc/Hz}$	$FOM + 10\log f_{pfd} + 20\log N$ $= -223 + 10\log 200 \text{ kHz}$ $+ 20\log 9000 = -91 \text{ dBc/Hz}$
ADF4153 小数N分频 PLL	$FOM + 10\log f_{pfd} + 20\log N$ $= -220 + 10\log 13 \text{ MHz} +$ $20\log 138 = -106 \text{ dBc/Hz}$	$FOM + 10\log f_{pfd} + 20\log N$ $= -220 + 10\log 13 \text{ MHz} +$ $20\log 138 = -106 \text{ dBc/Hz}$
结果	使用整数N分频更佳	使用小数N分频更佳

甚至在真实条件下通过ADIsimPLL仿真PLL电路时,结果也可能是不够的,除非真实参考以及压控振荡器(VCO)的模型文件已包含在内。如果未包含在内,则仿真器将使用理想参考和VCO进行仿真。若要求高仿真精度,则花在编辑VCO和基准电压源库文件上的时间将会是值得的。

PLL使用与放大器类似的负反馈控制系统,因此环路带宽和相位裕量的概念此处依然适用。通常,环路带宽应设为PFD频率的十分之一以下,且相位裕量的安全范围为45°至60°。此外,应当进行针对真实电路板的仿真和原型制作,以便确认电路符合PCB布局对寄生元件、电阻容差和环路滤波器电容的规格要求。

有些情况下,暂时没有合适的电阻和电容值,因此工程师必须确定是否能使用其他值。在ADIsimPLL的“工具”菜单中隐藏了一项小功能,称为“BUILT”。该功能可将电阻和电容值转换为最接近的标准工程值,允许设计人员返回仿真界面,验证相位裕量和环路带宽的新数值。

寄存器

ADI PLL提供很多用户可配置选项,具有灵活的设计环境,但也会产生如何确定存储在每个寄存器中数值的难题。一种方便的解决方案是使用评估软件设置寄存器值,甚至PCB未连接仿真器时也能这么做。然后,设置文件可保存为.stp文件,或下载至评估板中。图1显示ADIsimPLL仿真结果,提供诸如VCO内核电流等参数的建议寄存器值。

Chip	ADF4153
Mode	Normal
Main Divider	
Ref Divider	
Phase Detector	Charge Pump
Rset	5.10k
CP Current	5.00mA
Polarity	positive
Leakage	0A
AB Pulse	3.00ns
Vp	5.00V
Vmin	0V
Vmax	5.00V
Max Freq.	32.0MHz
Noise Mode	Dither OFF
PN Floor	-220 dBc/Hz
1/f PN@10kHz	-114 dBc/Hz
FracN Spur Base	-45.0 dBc
SigDel Order	Not Used
Lock Detect	None
Speedup Mode	None

图1. ADIsimPLL仿真软件提供寄存器设置的建议值

原理图和PCB布局

设计完整PLL电路时,需牢记几点。首先,重要的是匹配PLL的参考输入端口阻抗,将反射降至最低。另外,保持电容与输入端口并联组合值尽量小,因为它会降低输入信号的压摆率,增加PLL环路噪声。更多详细信息请参考PLL数据手册上的输入要求。

其次，将模拟电源与数字电源相分离，最大程度减少它们之间的干扰。VCO电源特别敏感，因此此处的杂散和噪声可轻易耦合至PLL输出。更多注意事项以及详细信息，请参考[利用低噪声LDO调节器为小数N分频压控振荡器\(VCO\)供源](#)，以降低相位噪声(CN-0147)。

再则，用于组成环路滤波器的电阻和电容应当放置在尽可能离PLL芯片近的地方，并使用仿真文件中的建议值。若您在改变环路滤波器元器件值之后发现难以锁定信号，请尝试使用最初用于评估板的数值。

对于PCB布局而言，其主要原则是将输入与输出分离，确保数字电路不会干扰模拟电路。例如，若SPI总线太过靠近参考输入或VCO输出，则访问PLL寄存器时，VCO输出会在PLL输出端产生杂散现象。

从热设计角度来看，可在PLL芯片底下放置一个导热接地焊盘，确保热量流经焊盘，到达PCB和散热片。在极端环境下使用时，设计人员应计算PLL芯片和PCB的所有热参数。

有效利用MUXOUT

在调试阶段开始时，若PLL不锁定，则很难确定应当从何处开始。第一步，可以使用MUXOUT查看是否所有内部功能单元都正常工作，如图2所示。例如，MUXOUT能显示R计数器输出，指示参考输入信号良好，且寄存器内容成功写入。MUXOUT还能检查检测器的锁定状态，以及反馈环路中的N分频输出。通过这种方法，设计人员可确定每个分频器、增益或频率值是否正确。这是调试PLL的基本过程。




图2. MUXOUT引脚辅助PLL进行调试

时域分析

调试PLL时，使用时域分析，演示写入串行外设接口(SPI)总线上的寄存器数据是正确的。虽然读写操作需要的时间比较长，但请确保SPI时序符合规格，且不同线路之间的串扰减小到最低程度。

应当参考PLL数据手册中的时序图，以便确定数据建立时间、时钟速度、脉冲宽度和其他规格。确保留有足够的裕量，以便在所有条件下都满足时序要求。使用示波器检查时域内的时钟和数据边沿位

于正确位置。若时钟和数据线路太过接近，则串扰会使时钟能量通过PCB布线耦合至数据线路。这种耦合会导致数据线路在时钟的上升沿产生毛刺。因此，读写寄存器时需检查这两条线路，尤其当寄存器出现错误时。确保线路电压满足表2的规格。

表2. 逻辑输入

	最小值	典型值	最大值	单位
输入高电压, V_{INH}	1.5			V
输入低电压, V_{INL}			0.6	V
输入电流, I_{INH}/I_{INL}			± 1	μA
输入电容, C_{IN}		3.0		pF

频谱分析

频域中的问题更常见、更复杂。如果使用频谱分析仪，则应当首先检查PLL输出是否锁定；如果波形具有稳定的频率峰值则表示锁定。如果未锁定，则应当遵循前文所述的步骤。

如果PLL已锁定，则收窄频谱分析仪带宽，以便确定相位噪声是否位于可接受范围内，并将测试结果与仿真结果对照确认。测量某些带宽条件下的相位噪声，如1 kHz、10 kHz和1 MHz。

若结果与预期不符，则应首先回顾环路滤波器设计，检查PCB板上元器件的真实值。然后，检查参考输入的相位噪声是否与仿真结果一致。PLL仿真相位噪声应与真实值接近，除非外部条件有所不同，或向寄存器写入了错误值。

电源噪声不可忽略，哪怕使用了低噪声LDO；因为DC-DC转换器和LDO都可能成为噪声源。LDO数据手册显示的噪声频谱密度通常会影响到噪声敏感型器件，比如PLL(见图3)。为PLL选择低噪声电源，特别是需要为VCO的内核电流提供电源。




图3. LDO噪声频谱密度

通常PLL的输出端会有四种类型的杂散：PFD或参考杂散、小数杂散、整数边界杂散以及外部来源杂散，如电源。所有PLL都至少有一种类型的杂散，虽然永远无法消除这些杂散，但某些情况下，在不同类型的杂散或频率之间进行取舍，可以改进整体性能。

若要避免参考杂散，请检查参考信号的上升沿。边沿过快或边沿幅度过大都会对频域造成严重的谐波现象。另外，仔细检查PCB布局，避免输入和输出之间产生串扰。

如需最大程度地减少小数杂散，可增加扰动，迫使小数杂散进入本底噪声中，但这样做会略为增加本底噪声。

整数边界杂散不常见，且仅当输出频率过于接近参考频率的整数倍时才会发生，此时环路滤波器无法将其滤除。解决该问题的简便方法是重新调节参考频率方案。例如，若边界杂散发生在1100 MHz处，且输出为1100.1 MHz，参考输入为20 MHz，则使用100 kHz环路滤波器将参考频率改为30 MHz即可消除该杂散。

结论

调试PLL要求对PLL具有深入的理解，并且如果在设计阶段格外仔细，就能避免很多问题。若问题发生在调试阶段，请遵循本文所述之建议，对问题逐一进行分析并逐步解决问题。更多信息，请参考网站上的丰富信息资源：www.analog.com/pll。

参考文献

Curtin, Mike, and Paul O' Brien. "Phase-Locked Loops for High-Frequency Receivers and Transmitters—Part 1." *Analog Dialogue*, Volume 33, Number 1, 1999.

Curtin, Mike, and Paul O' Brien. "Phase-Locked Loops for High-Frequency Receivers and Transmitters—Part 2." *Analog Dialogue*, Volume 33, Number 1, 1999.

Curtin, Mike, and Paul O' Brien, "Phase-Locked Loops for High-Frequency Receivers and Transmitters—Part 3." *Analog Dialogue*, Volume 33, Number 1, 1999.

CN0147 Circuit Note. *Powering a Fractional-N Voltage Controlled Oscillator (VCO) with Low Noise LDO Regulators for Reduced Phase Noise*.

Fox, Adrian. "PLL Synthesizers (Ask the Applications Engineer—30)." *Analog Dialogue*, Volume 36, Number 3, 2002.

MT-086 Tutorial. *Fundamentals of Phase-Locked Loops (PLLs)*.

作者简介


Ray Sun [ray.sun@analog.com] 2002年毕业于武汉技术大学并获得工程学士学位，于2009年加入ADI公司，并于2010年获得华中科技大学MBA学位。Ray目前担任中国武汉的现场应用工程师，为中国中部地区的客户提供支持。业余时间，Ray是名驯狗师、一名动物爱好者，以及武汉演讲会的创始人之一。



欢迎来到ADI在线购买中心

ADI官方网站已经开放中国大陆、中国香港及台湾地区在线购买服务，无论您是购买少量产品的工程师，还是需要订购大批产品以满足生产需求的采购人员，都可以利用ADI公司在线购买系统，实现从设计到生产过程的各种产品订单管理。

- ✓ 原厂产品 **型号齐全**
- ✓ 提供 **配套评估板及开发套件** 购买
- ✓ 部分产品 **一片起订**，报价依量而定，无最低金额要求
- ✓ 全球实时供货 **快速送达**，您的电子邮件将会收到订单状态更新



现在就开始订购

输入产品型号或关键字
进入产品页面，
获取价格和供货信息



添加至购物车



完成结算

ADI在线购买常见问题解答

- ▶ 如何查询产品价格及库存?
- ▶ 物流及订单进度跟踪
- ▶ 关于ADI官网的产品价格
- ▶ 运费、税费、支付及发票问题
- ▶ 请使用信用卡订购 (VISA, MasterCard, AMEX)
- ▶ 取消订单及退换货事宜

更多帮助内容，请在购买前详细阅读 >>

客户支持

- ▶ 申请myAnalog账户
- ▶ 查询订单状态

亚洲技术支持中心 4006-100-006

模拟与其他线性产品 *china.support@analog.com*
嵌入式处理与DSP产品 *processor.china@analog.com*
免费样片申请 *www.analog.com/zh/sample*
ADI在线技术论坛 *ezchina.analog.com*
网址 *www.analog.com/zh/CIC*

- ▶ 点击在线提交客户服务表单

只要你开口没什么大不了 ADI官方中文技术论坛正式上线 发现精彩就在今天

- ✓ 全新的技术论坛
- ✓ 崭新的交流平台
- ✓ 高效的疑问解答
- ✓ 丰富的技术资料
- ✓ 专业的专家团队

ezchina.analog.com



ADI参考设计精选


ADI高性能的硬件平台配合完整软件解决方案，最切合您的设计及应用需求。

由经验丰富的工程师组成的专家队伍更将协助您进行设计和研发。

- ✓ 完整用户手册
- ✓ 软件安装文件
- ✓ MCU固件文件
- ✓ 硬件原理图及PCB Layout

设计资源一应俱全，ADI免费提供下载。


www.analog.com/zh/RD



Analog Dialogue

本期介绍

- 3 基于FPGA的系统通过合成两条视频流来提供3D视频
- 8 逐次逼近型ADC：确保首次转换有效
- 11 适合空间受限应用的最高功率密度、多轨电源解决方案
- 19 MEMS麦克风——助听器的未来
- 22 高性能数据采集系统增强数字X射线和MRI的图像
- 27 建立FETching分立式放大器的一些提示



所有ADI产品数据手册都可在www.analog.com/zh网站查到，只需在搜索框中输入产品型号即可。

本期介绍

基于FPGA的系统通过合成两条视频流来提供3D视频

视频系统在汽车、机器人和工业领域日益盛行。非消费领域的这种增长，主要源于HDMI标准的引入以及更快速、更高效的DSP和FPGA。本文概述了利用模拟或HDMI摄像头实现立体视觉(3D视频)的要求。(第3页)

逐次逼近型ADC：确保首次转换有效

最高18位分辨率、10 MSPS采样速率的逐次逼近型模数转换器(ADC)可以满足许多数据采集应用的需求，包括便携式、工业、医疗和通信应用。本文介绍如何初始化逐次逼近型ADC以实现上电和初始化后的首次有效转换。(第8页)

适合空间受限应用的最高功率密度、多轨电源解决方案

随着通信、医疗和工业设备的尺寸不断缩小，电源管理成为越来越重要的考虑因素。本文讨论高度集成的电源管理解决方案应用，这些新器件赋予FPGA和处理器供电的优势，以及有助于设计人员快速完成新设计的设计工具。(第11页)

MEMS麦克风——助听器的未来

由于人口老龄化和听力丧失人群的增加，助听器市场不断增长，但其显眼的外形和很短的电池寿命让人们寻求尺寸更小、效率更高、质量更优秀的器件。信号链的前端是麦克风，它检测语音和其他环境噪声。因此，改善音频捕捉可以提高性能并降低功耗。(第19页)

高性能数据采集系统增强数字X射线和MRI的图像

数字X射线、磁共振成像和其他医疗设备都需要高性能、低功耗的数据采集系统，以满足竞争市场上医生、患者以及制造商的需求。本文介绍了一个信号链，非常适合多通道应用，以及那些需要低噪声、高动态范围和宽带宽的应用。(第22页)

建立FETching分立式放大器的一些提示

用于二极管、压电和其他仪器应用的低噪声放大器通常需要极高的输入阻抗、低1/f噪声或亚皮安偏置电流，但当前市场上的集成产品可能无法满足这些要求。本文讨论了使用分立式器件设计低噪声放大器的挑战，重点探讨折合到输入噪声和失调电压的调整。(第27页)

Scott Wayne [scott.wayne@analog.com]

10月

精密高压运算放大器.....ADA4700-1
12/16通道、24位、192 kHz DACADAU1962A/ADAU1966A
12位测量与控制系统.....AD7294-2

11月

双向零漂移电流检测放大器.....AD8418
10位、SDTV、4倍过
采样视频解码器.....ADV7280/ADV7281/ADV7282
集成四通道信号开关的高端负载开关.....ADP1190A
高压防闭锁型SPST/SPDT开关.....ADG5401/ADG5419
RF捷变收发器.....AD9361

12月

集成温度传感器的三轴加速度计.....ADXL363
8通道、14位、65 MSPS流水线式ADC.....AD9681
16通道、14位、65 MSPS流水线式ADC.....AD9249
2/3通道、隔离式Σ-Δ型ADC.....ADE7912/ADE7913
4通道、汽车音频Σ-Δ型ADC.....ADAU1979
8/16通道、24位、31.25 kSPS Σ-Δ型ADC.....AD7173-8
高精度四通道运算放大器.....ADA4077-4
精密四通道FET输入缓冲器.....AD8244
16位、1600 MSPS、TxDAC+® DAC.....AD9139
30 MHz至4.5 GHz、45 dB DR RF检波器.....ADL5506
200 MHz至6 GHz、35 dB DR RMS功率检波器.....ADL5903
半桥隔离式4 A驱动器.....ADuM7223
4串LCD背光式LED驱动器.....ADD5211
三相隔离式电表.....ADE7932/ADE7933/ADE7978
四通道、2.5 kV数字隔离器.....ADuM144x
集成两个降压调节器和两个LDO的四通道PMU.....ADP5134
超低噪声、高PSRR、800 mA调节器.....ADM7150/ADM7151
±1000°/秒DR精密角速率传感器.....ADIS16137
手动复位型看门狗监控器.....ADM831x/ADM832x
手动复位型窗口看门狗监控器.....ADM8323/ADM8324
高压防闭锁型双通道SPST开关.....ADG5421/ADG5423

Analog Dialogue

模拟对话杂志(www.analog.com/zh/analogdialogue)是ADI公司于1967年创办的技术杂志，至今已经连续出版47年，主要讨论有关模拟信号、数字信号和混合信号处理产品、应用、技术和技巧。模拟对话杂志目前提供两种版本。在线版每月发行一期；印刷版每年发行四期。作为对在线版中技术文章的定期回顾和汇集。在线版的内容包括：技术文章；近期应用笔记、新产品简介、在线研讨会、已发表文章等及时信息；以及“集锦”栏目，其中包括从ADI网站(www.analog.com/zh)获得重要相关信息的通用链接网址。感兴趣的读者也可以至Analog Dialogue档案库www.analog.com/library/analogdialogue/china/archives.html查阅自1967年第1卷第1期创刊至今的每期存档，包括三期纪念特刊。如需订阅，请访问www.analog.com/library/analogdialogue/china/subscribe.html。欢迎提出您的宝贵意见；Facebook：www.facebook.com/analogdialogue；模拟对话博客：ez.analog.com/blogs/analogdialogue；电子邮件：dialogue.editor@analog.com、编辑Scott Wayne, [scott.wayne@analog.com]。

基于FPGA的系统通过合成两条视频流来提供3D视频

作者: Witold Kaczurba

简介

视频系统, 目前已经深入消费应用的各个方面, 在汽车、机器人和工业领域日益普遍。其在非消费应用中的增长主要源于HDMI标准以及更快、更高效的DSP和FPGA的出现。

本文将概要讨论利用模拟或HDMI摄像机实现立体视觉(3D视频)的各种要求。文章将描述一个基于FPGA的系统, 它将两个视频流结合成一个3D视频流, 通过HDMI 1.4发射器进行传输, 同时还要介绍一个基于DSP的系统, 与通常需从两台摄像机接收数据相比, 该系统可以节省DMA带宽。另外, 本文还将描述一种方法, 该方法可以实现一种并排格式, 可供3D摄像机或要求3D视频的系统使用。

概述

立体视觉要求使用两台摄像机, 二者相距大约5.5厘米, 这是人类双眼之间的典型间距, 如图1所示。



图1. 支架上的两台摄像机(已针对立体视觉对齐)

图2所示高级功能框图使用了采用相同视频标准的两台同步摄像机、两个视频解码器和一个FPGA。为了确保完全一致的帧速率, 摄像机必须进行锁定到共同的参考时序。如果没有同步, 不使用外部存储器, 就不可能将输出组合起来并存储为完整的视频帧。




图2. 高级功能框图

图3显示两个行锁定视频流被合并成一个立体图像。图4显示, 如果不将整个视频帧保存在外部存储器中, 则异步视频流无法合并。




图3. 合并两个同步视频流




图4. 如果不使用外部存储器, 则无法合并异步视频流

然后, 两台同步摄像机的输出由视频解码器(如ADV7181D、ADV7182或ADV7186, 用于模拟摄像机)进行数字化处理; 也可由HDMI接收器(如ADV7610或ADV7611, 用于数字摄像机)进行数字化处理。

视频解码器和HDMI接收器都采用内部锁相环(PLL)在其输出总线上产生时钟和像素数据。这意味着, 在数字化模拟视频, 或者接收HDMI流时, 将为两台摄像机产生两个独立的时钟域。另外, 两个视频流可能存在对齐误差。这些时序差异和对齐误差必须在后端器件(如FPGA)中进行补偿, 先将数据带至共同的时钟域, 然后再将两个视频图像结合成单个立体视频帧。然后, 通过一个支持3D的HDMI 1.4 HDMI发射器(如ADV7511或ADV7513)发送同步后的视频流——也可以将其提供给DSP(如ADSP-BF609 Blackfin® 处理器)以便进一步处理。

时钟架构

视频解码器有两种完全不同的时钟源，具体取决于其是否锁定。当视频PLL被锁定至输入同步信号时——水平同步(视频解码器)或TMDS时钟(HDMI)——结果会产生一个锁定至输入视频源的时钟。当视频失锁时，或者当PLL处于强制自由运行模式时，视频PLL不会锁定至输入同步信号，结果会产生一个锁定至晶振时钟的时钟输出。另外，时钟可能不会在复位后输出，因为LLC时钟驱动器在复位后设置为高阻抗模式。

因此，如果系统有两个或多个始于视频解码器或HDMI接收器的视频路径，即使将同一晶振时钟提供给两个视频解码器或HDMI接收器，仍会有两个不同频率、不同相位的不同时钟域，因为每个器件都会基于自己的PLL产生自己的时钟。

带锁定视频解码器的同步系统

典型的立体视频使用两个视频源，其中，每个视频解码器都会锁定至输入视频信号，并会基于输入水平同步或TMDS时钟产生自己的时钟。当两台摄像机同步——或行锁定至同一参考时序时——分帧线将始终对齐。由于两个独立的视频解码器会收到相同的水平同步信号，因此，像素时钟将拥有相同的像素时钟频率。这样，就可以将两条数据路径带入同一个时钟域，如图5所示。




图5. 同步至同一参考源的两台摄像机。两个视频解码器都会收到同一同步信号，因此，它们也会锁定

异步视频系统

不幸的是，其中一个视频解码器可能因视频源信号质量欠佳而失锁，如图6所示；或者，摄像机因视频链路断开而失去同步性，如图7所示。这会在两条数据路径中导致不同的频率，结果又会导致进入后端中的数据量不对称。




图6. 带未锁定视频解码器的行锁定摄像机




图7. 带锁定视频解码器的未锁定摄像机

视频失锁可以通过使用一个中断(SD视频解码器为SD_UNLOCK，分量视频解码器为CP_UNLOCK，或HDMI接收器中的TMDSPLL_LCK寄存器)来检测，该中断会在一定延迟后介入。视频解码器集成了不稳定水平同步平滑机制，因此，视频失锁的检测可能需要两三行。该延迟可通过控制FPGA中的失锁来减少。

时钟三态模式

在设计FPGA时钟资源时，必须知道，默认情况下，许多视频解码器和HDMI产品在复位后将时钟和数据线路置为三态模式。因此，LLC像素时钟不适用于同步复位。

两条视频流中的数据对齐误差

为了简化系统并减少合并两幅图像所需存储器，到达FPGA的数据应进行同步，以使来自第一台摄像机的第M行第N个像素与来自第二台摄像机的第M行第N个像素同时收到。

在FPGA输入端，这可能很难实现，因为两条视频路径可能具有不同的延迟：行锁定摄像机可能输出存在对齐误差的行，不同的连接长度可能加大对齐误差，而视频解码器则可能带来可变启动延迟。受这些延迟影响，采用行锁定摄像机的系统会有一些存在对齐误差的像素。

行锁定摄像机对齐误差

即使是行锁定摄像机也可能输出存在对齐误差的视频行。图8显示来自两台摄像机的CVBS输出端的垂直同步信号。一台摄像机(同步主机)为第二台摄像机(同步从机)提供行锁定信号。380 ns的对齐误差是清楚可见的。图9展示的是这些摄像机输出端的视频解码器传输的数据。可以看到11个像素的位移。




图8. 行锁定视频摄像机之间的380 ns视频对齐误差




图9. 数字域中未补偿的11个像素的视频对齐误差

不同的连接长度

所有电气连接都会带来传播延迟，因此，要确保两条视频路径具有相同的轨道和电缆长度。

视频解码器/HDMI接收器延迟

所有视频解码器都会带来可能因启用的功能而异的延迟。另外，有些视频器件含有可能增加随机启动延迟的因素——如深色FIFO。采用视频解码器的典型立体系统的随机启动延迟大约为5个像素时钟。含有HDMI发射器和接收器的系统(如图10所示)的随机启动延迟可能为40个像素时钟左右。




图10. 流水线延迟测量设置

对齐误差补偿

图11所示系统中，一个视频解码器对来自各摄像机的模拟信号进行数字化处理。各视频路径的数据和时钟是独立的。两条视频路径都连接至FIFO，后者对输入数据进行缓冲，以补偿数据对齐误差。在输出数据时，FIFO使用来自其中一个解码器的共用时钟。在锁定系统中，两条数据路径应具有完全相同的时钟频率，以确保在摄像机行锁定且视频解码器锁定的情况下，不会出现FIFO溢出或下溢现象。

通过启用或禁用FIFO输出，控制模块可以维持FIFO电平以尽量减少像素对齐误差。如果采取了正确的补偿措施，则FPGA模块的输出应与第一个像素对齐的两条数据路径。然后该数据提供给FPGA后端，以生成3D格式。




图11. 使用数字FIFO来重新对齐视频图像

对齐误差测量

两个数字化数据流之间的对齐误差可以在视频FIFO输出端进行测量，其方法是使用一个单一时钟计数器，该计数器在输入信号之一的垂直同步(VS)脉冲上复位。图12所示两个视频流(vs_a_in和vs_b_in)的对齐误差为4个像素。计数器使用列表1中所示方法测量对齐误差。计数从VS1的上升沿开始，并在VS2的上升沿终止。

如果一个帧的总像素长度是已知的，则可以通过从帧长中减去计数值，从而算出负偏斜(VS2位于VS1之前)。该负值应在偏斜超过像素帧长的一半时计算。结果应用来重新对齐FIFO中存储的数据。




图12. 对齐误差测量

列表1 简单对齐误差测量(Verilog®)。

```
module misalign_measurement(
    input wire reset,
    input wire clk_in,
    input wire vs_a_in,
    input wire vs_b_in,
    output reg [15:0] misalign,
    output reg ready;

    reg [15:0] cnt;
    reg cnt_en, cnt_reset;
    reg vs_a_in_r, vs_b_in_r;
    assign vs_a_rising = vs_a_in > vs_a_in_r;
    assign vs_b_rising = vs_b_in > vs_b_in_r;

    always @(posedge clk_in)
    begin
        vs_a_in_r <= vs_a_in;
        vs_b_in_r <= vs_b_in;
    end

    always @(posedge clk_in)
    if (reset)
    begin
        { ready, cnt_en } <= 2'b00;
        misalign <= 0;
    end else begin
        if ((vs_a_in == 1'b0) && (vs_b_in == 1'b0))
        { ready, cnt_reset } <= 2'b01;
        else
        cnt_reset <= 1'b0;

        /* beginning */
        if (vs_a_rising && vs_b_rising)
```

```
begin
    misalign <= 0;
    { ready, cnt_en } <= 2'b10;
end
else if ((vs_a_rising > vs_b_in) || (vs_b_rising > vs_a_in))
    { ready, cnt_en } <= 2'b01;

/* ending */
if ((cnt_en == 1'b1) && (vs_a_rising || vs_b_rising))
begin
    { ready, cnt_en } <= 2'b10;
    misalign <= vs_a_rising ? -(cnt + 1) : (cnt + 1);
end
end

always @(posedge clk_in) /* counter */
if ((cnt_reset) || (reset))

cnt <= 0;
else if (cnt_en)
cnt <= cnt + 1;

endmodule
```

从两个对齐视频流生成3D视频

一旦像素、行和帧数据都真正同步，FPGA可以将视频数据转换成3D视频流，如图13所示。




图13. 用于实现3D格式的简化架构

输入数据由共用时钟读入存储器。同步时序分析仪检查输入的同步信号，并抽取视频时序，包括水平前后沿长度、垂直前后沿、水平和垂直同步长度、水平有效行长、垂直有效行数 and 同步信号极化。将该信息与当前水平和垂直像素位置一起传给同步时序再发生器，这样可以生成经修改的时序，以便支持所需3D视频结构。新生成的时序应延迟，以确保FIFO含有所需数据量。

并排3D视频

对存储器要求最低的架构是并排格式，只需要一个两行缓冲器(FIFO)即可存储来自两个视频源的行内容。并排格式的宽度应为原始输入模式的两倍。为此，应使用一个双倍时钟来为拥有双倍

水平长度的再生同步时序提供时钟。用于为后端提供时钟的双倍时钟将以双倍速率清空第一个FIFO和第二个FIFO，这样即可并排显示图像，如图14所示。并排图像如图15所示。




图14. 使用简单的FPGA行缓冲器来并排合并两幅图像



图15. 视频时序下的并排576p图像

结论

ADI公司的解码器和HDMI产品以及简单的后处理技术可以打造出真正的立体3D视频，并为其传输提供条件。如本文所示，用简单的数字模块，无需使用昂贵的存储器，即可实现3D视频。这种系统可用于需要3D视觉的任何类型的系统中，从简单的摄像机，到基于ADSP-BF609 DSP的可以跟踪物体及其距离的专业系统。

作者简介

Witold Kaczurba [witold.kaczurba@analog.com] 是ADI公司高级电视部(爱尔兰利默里克)资深应用工程师，负责支持解码器和HDMI产品。他从波兰弗罗茨瓦夫理工大学毕业并获得电气工程硕士学位后，于2007年加入ADI公司。学生期间，他曾为小型电子和IT公司工作，后来作为工读生加入ADI公司(爱尔兰)，随后成为应用工程师。



逐次逼近型ADC：确保首次转换有效

作者：Steven Xie

简介

最高18位分辨率、10 MSPS采样速率的逐次逼近型模数转换器(ADC)可以满足许多数据采集应用的需求，包括便携式、工业、医疗和通信应用。本文介绍如何初始化逐次逼近型ADC以实现有效转换。

逐次逼近型架构

逐次逼近型ADC由4个主要子电路构成：采样保持放大器(SHA)、模拟比较器、参考数模转换器(DAC)和逐次逼近型寄存器(SAR)。由于SAR控制着转换器的运行，因此，逐次逼近型转换器一般称为SAR ADC。




图1. 基本SAR ADC架构

在上电和初始化之后，CONVERT上的一个信号会启动转换周期。开关闭合，将模拟输入连接至SHA，后者获得输入电压。当开关断开时，比较器将确定模拟输入(此时存储于保持电容)是大于还是小于DAC电压。开始时，最高有效位(MSB)开启，将DAC输出电压设为中间电平。在比较器输出建立之后，如果DAC输出大于模拟输入，逐次逼近寄存器将关闭MSB；如果输出小于模拟输入，则会使其保持开启。下一个最高有效位会重复这一过程，如果比较器确定DAC输出大于模拟输入，则关闭MSB；如果输出小于模拟输入，则会使其保持开启。这个二进制搜索过程将持续下去，直到寄存器中的每一位都测试完毕为止。结果得到的DAC输入是采样输入电压的数字近似值，并由ADC在转换结束时输出。

与SAR转换代码相关的因素

本文将讨论与有效首次转换相关的下列因素：

- 电源序列(AD765x-1)
- 访问控制(AD7367)
- RESET (AD765x-1/AD7606)

- REF_{IN}/REF_{OUT} (AD765x-1)
- 模拟输入建立时间(AD7606)
- 模拟输入范围(AD7960)
- 省电/待机模式(AD760x)
- 延迟(AD7682/AD7689、AD7766/AD7767)
- 数字接口时序

电源序列

有些采用多个电源的ADC拥有明确的上电序列。AN-932应用笔记电源序列为这些ADC电源的设计提供了良好的参考。应该特别注意模拟和参考输入，因为这些一般不得超过模拟电源电压0.3 V以上。因此， $AGND - 0.3 V < V_{IN} < V_{DD} + 0.3 V$ 且 $AGND - 0.3 V < V_{REF} < V_{DD} + 0.3 V$ 。模拟电源应在模拟输入或基准电压之前开启，否则，模拟内核可能会以闩锁状态上电。类似地，数字输入应在 $DGND - 0.3 V$ 和 $V_{IO} + 0.3 V$ 之间。I/O电源必须在接口电路之前(或与其同时)开启，否则，这些引脚上的ESD二极管可能变成正偏，而且数字内核可能以未知状态上电。

电源斜坡过程中的数据访问

在电源稳定之前不得访问ADC，因为这样可能使其进入未知状态。在图2所示例子中，主机FPGA正在尝试从AD7367读取数据，而 DV_{CC} 正在斜升，结果可能使ADC进入未知状态。




图2. 在 DV_{CC} 斜升过程中读取数据

通过复位实现SAR ADC初始化

许多SAR ADC(如AD760x和AD765x-1)在上电后需要通过RESET来实现初始化。在所有电源都稳定之后，应施加一个指定的RESET脉冲，以确保ADC以预期状态启动，同时使数字逻辑控制处于默认状态，并清除转换数据寄存器。上电时，电压开始在 REF_{IN}/REF_{OUT} 引脚上建立，ADC进入采集模式，同时配置用户指定模式。完全上电后，AD760x应看到一个上升沿RESET将其配置为正常工作模式。RESET高脉冲宽度典型值为50 ns。

建立基准电压

ADC将模拟输入电压转换成指向基准电压的数字代码，因此，基准电压必须在首次转换前稳定下来。许多SAR ADC都有一个 REF_{IN}/REF_{OUT} 引脚和一个REF或REFCAP引脚。外部基准电压可能会通过 REF_{IN}/REF_{OUT} 引脚过驱内部基准电压源，或者，内部基准电压源可能会直接驱动缓冲。REFCAP引脚上的电容会使内部缓冲输出

去耦，而这正是用于转换的基准电压源。图3所示为AD765x-1数据手册中的参考电路示例。




图3. AD765x-1参考电路

确保REF或REFCAP上的电压在首次转换之前已建立。压摆率和建立时间因不同的储能电容而异，如图4所示。




图4. AD7656-1 REFCAPA/B/C引脚在不同电容下的电压斜坡

另外，设计不佳的参考电路可能导致严重的转换错误。参考电路问题最常见的表现是“粘连”代码，其原因可能是储能电容的尺寸和位置、驱动强度不足或者输入存在大量噪声。[精密逐次逼近型ADC的基准电压源设计](#)作者：Alan Walsh(模拟对话第47卷第2期，2013年)详细讨论了SAR ADC的基准电压源设计。

模拟输入建立时间

对于多通道、多路复用应用，驱动器放大器和ADC的模拟输入电路必须使内部电容阵列以16位水平(0.00076%)建立满量程阶跃。不幸的是，放大器数据手册一般将建立精度指定为0.1%或0.01%。指定的建立时间可能与16位精度的建立时间显著不同，因此选择驱动器之前应进行验证。

要特别注意多路复用应用中的建立时间。在多路复用器切换之后，要确保留出足够的时间，以便模拟输入能在转换开始之前建立至指

定的精度。在配合AD7606使用多路复用器时，应为 $\pm 10\text{-V}$ 输入范围留出至少 $80\ \mu\text{s}$ 的时间，为 $\pm 5\text{-V}$ 范围留出至少 $88\ \mu\text{s}$ ，以便给选定通道足够的时间来建立至16位分辨率。[面向精密SAR模数转换器的前端放大器和RC滤波器设计](#)作者：Alan Walsh(模拟对话第46卷第4期，2012年)为放大器的选择提供了更多细节。

模拟输入范围

确保模拟输入处于指定的输入范围之内，要特别注意指定共模电压的差分输入范围，如图5所示。




图5. 共模电压下的全差分输入

例如，AD7960 18位、5 MSPS SAR ADC的差分输入范围为 $-V_{\text{REF}}$ 至 $+V_{\text{REF}}$ ，但折合到地的 $V_{\text{IN}+}$ 和 $V_{\text{IN}-}$ 都应该处于 $-0.1\ \text{V}$ 至 $V_{\text{REF}} + 0.1\ \text{V}$ 的范围内，且共模电压应为 $V_{\text{REF}}/2$ 左右，如表1所示。

表1. AD7960的模拟输入规格

参数	测试条件/注释	最小值	典型值	最大值	单位
电压范围	$V_{\text{IN}+} - V_{\text{IN}-}$	$-V_{\text{REF}}$		$+V_{\text{REF}}$	V
工作输入电压	$V_{\text{IN}+}, V_{\text{IN}-}$ 至 GND	-0.1		$V_{\text{REF}} + 0.1$	V
共模输入范围		$V_{\text{REF}}/2 - 0.05$	$V_{\text{REF}}/2$	$V_{\text{REF}}/2 + 0.05$	V

使SAR ADC退出关断或待机模式

为了节能，有些SAR ADC会在空闲时进入关断或待机模式。在首次转换开始前，要确保ADC退出该低功耗模式。例如，AD7606系列即提供了两种节能模式：完全关断和待机。这些模式由GPIO引脚 $\overline{\text{STBY}}$ 和RANGE进行控制。

根据图6所示，当 $\overline{\text{STBY}}$ 和RANGE返回高电平时，AD7606从完全关断进入正常工作模式，并配置为 $\pm 10\text{-V}$ 的范围。此时，REGCAPA、REGCAPB和REGCAP引脚上电至数据手册所述的正确电压。在进入待机模式时，上电时间约为 $100\ \mu\text{s}$ ，但在外部基准电压源模式下，这需要大约 $13\ \text{ms}$ 。从关断模式上电时，经过所需的上电时间后，必须施加RESET信号。数据手册将上电与RESET上升沿之间所需时间规定为 $t_{\text{WAKE-UP SHUTDOWN}}$ 。




图7. AD7682/AD7689的通用时序




图6. AD7606初始化时序

带延迟的SAR ADC

人们普遍认为，SAR ADC没有延迟，但有些SAR ADC确实存在延迟以便更新配置，因此，在经过延迟时间(可能为数个转换周期)之前，第一个有效转换代码可能未定义。

例如，AD7985拥有两种转换工作模式：turbo和正常。Turbo模式(支持最快的转换速率，最高可达2.5 MSPS)不会在转换间关断。turbo模式下的第一次转换含有无意义的数字，应该予以忽略。另一方面，在正常模式下，第一次转换是有意义的。

对于AD7682/AD7689，上电后的前三个转换结果未定义，因为在第二个EOC之前，不会出现有效的配置。因此，需要两次伪转换，如图7所示。

当在硬件模式下使用AD765x-1时，在BUSY信号下降沿对RANGE引脚的逻辑状态进行采样，以决定下一次同步转换的模拟输入范围。在有效的RESET脉冲之后，AD765x-1将默认在 $\pm 4 \times V_{REF}$ 范围内工作，无延迟问题。然而，如果AD765x-1工作于 $\pm 2 \times V_{REF}$ 范围内，则必须利用伪转换周期在BUSY的第一个下降沿选择范围。

另外，有些SAR ADC(如AD7766/AD7767过采样SAR ADC)有数字后滤波器，结果会导致更多延迟。当将模拟输入多路复用至这类ADC时，主机必须等到数字滤波器完全建立后才能获得有效转换结果；经过该建立时间后，方可切换通道。

如表2所示，AD7766/AD7767的延迟为74除以输出数据速率(74/ODR)的商值。在运行于最高输出数据速率128 kHz时，AD7766/AD7767支持1.729 kHz的多路复用器开关速率。

表2. AD7766/AD7767的数字滤波器延迟

参数	测试条件/注释	最小值	典型值	最大值	单位
群延迟			37/ODR		μs
建立时间(延迟)	完全建立		74/ODR		μs

数字接口时序

最后，但同样重要的是，主机可以通过一些常见的接口选项(如并行、并行BYTE、IIC、SPI和菊花链模式下的SPI)来访问SAR ADC的转换结果。要得到有效的转换数据，必须确保遵循数据手册中的数字接口时序规格。

结论

为了获得SAR ADC的第一个有效转换代码，务必遵循本文讨论的建议。可能还需要其他具体配置支持，请查看目标SAR ADC数据手册或者应用笔记，了解关于第一个转换周期开始之前初始化的相关内容。

参考文献

- Kester, Walt. *Data Converter Support Circuits*. Chapter 7, *Data Conversion Handbook*.
- Kester, Walt. "Which ADC Architecture Is Right for Your Application?" *Analog Dialogue*, Volume 39, Number 2, 2005.
- Walsh, Alan. "精密SAR模数转换器的前端放大器和RC滤波器设计" *模拟对话*, 第46卷第4期, 2012年。

作者简介

Steven Xie [steven.xie@analog.com] 2011年3月加入ADI北京分公司，担任ADI中国设计中心的ADC应用工程师。他负责中国市场精密ADC产品的技术支持工作。在此之前，他曾在Ericsson CDMA团队做过四年的硬件设计人员。2007年，Steven毕业于北京航空航天大学，并获得通信与信息系统硕士学位。



适合空间受限应用的最高功率密度、多轨电源解决方案

作者: Maurice O'Brien

随着通信、医疗和工业设备的总体尺寸不断缩小,电源管理设计变得越来越重要。本文讨论高度集成的全新电源管理解决方案的应用,这些新器件为RF系统、FPGA和处理器供电所带来的优势,以及有助于设计人员快速实现新设计的设计工具。

在通信基础设施中,毫微微蜂窝和微微蜂窝的兴起推动基站向更小型化方向发展,这对数字基带、存储器、RF收发器和功率放大器的供电提出了复杂要求,必须在最小的面积中提供最高的功率密度,如图1所示。典型的小蜂窝系统需要密度非常高的电源,它能以快速瞬变响应输送大电流以便为数字基带供电,同时利用低噪声、低压差调节器(LDO)为AD9361 RF捷变收发器TM温度补偿晶体振荡器(TCXO)和其他噪声关键电源轨供电。将开关稳压器的开关频率设置到关键RF频段以外可降低噪声,并且同步开关稳压器可确保拍频不影响RF性能。降低数字基带的内核电压(V_{CORE})可将低功耗模式的功耗降至最低,电源时序控制则可确保数字基带在RF收发器使能之前上电并运行。数字基带与电源管理之间的I²C接口允许改变降压调节器的输出电压。为提高可靠性,电源管理系统可以监控其自身的输入电压和芯片温度,向基带处理器报告任何故障。




图1. 小型基站需要多种电源

同样,医疗和仪器设备(如便携式超声设备和手持式仪器)的趋势也是尺寸越来越小,要求在更小的面积上以更有效的方式为FPGA、处理器和存储器供电,如图2所示。典型的FPGA和存储器设计需要密度非常高的电源,它能以快速瞬变响应输送大电流以便为内核和I/O电源轨供电,同时通过低噪声轨为锁相环(PLL)等片内模拟电路供电。电源时序至关重要,应确保FPGA在存储器使能之前上电并运行。带精密使能输入和专用电源良好输出的稳压器支持电源时序控制和故障监控。电源设计师通常希望将同一电源IC用在不同应用中,因此,必须能够改变电流限值。这种设计重用可大幅缩短产品上市时间——任何新产品开发流程中的关键要素之一。




图2. 为基于FPGA的系统供电

考虑具有1路12 V输入和5路输出的FPGA的多轨电源管理常见设计规格:

- 内核电轨: 1.2 V (4 A)
- 辅助电轨: 1.8 V (4 A)
- I/O电轨: 3.3 V (1.2 A)
- DDR存储器电轨: 1.5 V (1.2 A)
- 时钟电轨: 1.0 V (200 mA)

典型的分立方案如图3a所示,4个开关稳压器连接到12 V输入轨。一个开关稳压器的输出预调节LDO以降低功耗。另一种方法如图3b所示,使用一个稳压器将12 V输入降压至5 V中间轨,然后再经调节以产生所需的各个电压。该方案的成本较低,但由于采用两级电源转换,效率也较低。在以上两种方案中,各稳压器都必须独立使能,因此,可能需要一个专用电源时序控制器来控制电源的时序。噪声可能也是一个问题,除非所有开关稳压器都能同步以降低拍频。




图3. (a) 分立稳压器设计, (b) 备选分立稳压器设计

集成解决方案实现高效率、小尺寸

将多个降压调节器和LDO集成到单个封装中，可显著缩小电源管理设计的总体尺寸。此外，与传统分立方案相比，智能型集成解决方案具有许多优势。减少分立元件数目可大幅降低设计的成本、复杂度和制造成本。集成电源管理单元(PMU)AD7767和ADP5052可在单个IC中实现所有这些电压和功能，所用PCB面积和元件大幅减少。

为了最大程度地提高效率，去除预调节器级，各降压调节器均直接从12 V电压供电(类似于图3a)。降压调节器1和2具有可编程电流限值(4 A、2.5 A或1.2 A)，因此电源设计师可以快速轻松地对新设计改变电流，大大缩短开发时间。LDO可从1.7 V至5.5 V电源供电。在本例中，其中一个降压调节器的1.8V输出为LDO供电，提供低噪声1V电源轨用于噪声敏感的模拟电路。

开关频率 f_{SW} 由电阻 R_{RT} 设置，范围是250 kHz到1.4 MHz。灵活的开关频率范围使得电源设计师可以优化设计，降低频率以实现最高效率，或者提高频率以实现最小的总体尺寸。图4显示了 f_{SW} 与 R_{RT} 之间的关系。 R_{RT} 的值可通过下式计算：

$$R_{RT} = (14822/f_{SW})^{1.081}, \text{ R的单位为k}\Omega, \text{ f的单位为kHz.}$$





图4. 开关频率与 R_{RT} 的关系

某些设计中，两者都很重要：对较高电流轨使用较低的开关频率以提供最高电源效率，对较低电流轨使用较高的开关频率以缩小电感尺寸和实现最小的PCB面积。ADP5050的主开关频率具有二分频选项，能够以两种频率工作，如图5所示。降压调节器1和3的开关频率可通过I²C端口设置为主开关频率的一半。



LAYOUT EXAMPLE:
 $V_{IN} = 12V$
 BUCK 1: 3A @ 600kHz
 BUCK 2: 2A @ 1.2MHz
 BUCK 3: 1.2A @ 600kHz
 BUCK 4: 0.6A @ 1.2MHz
 LDO: 0.1A

图5. ADP5050对高电流轨使用低开关频率以提高效率，对低电流轨使用高开关频率以缩小电感尺寸

电源时序控制


如图6所示, ADP5050和ADP5052通过四个特性来简化使用FPGA和处理器的应用的电源时序控制: 精密使能输入、可编程软启动、电源良好输出和有源输出放电开关。

精密使能输入: 每个稳压器, 包括LDO在内, 都有一个带0.8 V精密基准电压的使能输入(图6-1)。当使能输入的电压大于0.8 V时, 稳压器使能; 当该电压小于0.725 V时, 稳压器禁用。内部1 MΩ下拉电阻可防止该引脚悬空时发生错误。利用精密使能阈值电压, 很容易控制器件内的电源时序, 使用外部电源时也一样。例如, 降压调节器1设置为5 V时, 可以利用一个电阻分压器来设置精确的4.0 V跳变点以使能降压调节器2, 依此类推为所有输出设置精确的上电时序。

可编程软启动: 软启动电路以可控方式缓慢提高输出电压, 从而限制浪涌电流。软启动引脚连接到V_{REG}时, 软启动时间设置为2 ms; 在软启动引脚与V_{REG}和地之间连接一个电阻分压器时, 软启动时间可提高至8 ms (图6-2)。为了支持特定启动序列或具有大输出电容的值, 可能需要这种配置。软启动的可配置能力和灵活性使大型复杂的FPGA以及处理器能以安全可控的方式上电。


电源良好输出: 当所选降压调节器正常工作时, 开漏电源良好输出(PWRGD)变为高电平(图6-3)。电源良好引脚可以将电源的状况告知主机系统。默认情况下, PWRGD监控降压调节器1上的输出电压, 但也可以定制其它通道来控制PWRGD引脚。各通道的状态(PWRG_x位)可通过ADP5050上的I²C接口回读。PWRG_x位的逻辑高电平表示调节输出电压高于标称输出的90.5%。当调节输出电压降至其标称输出的87.2%以下并持续50 μs以上时, PWRG_x位设为逻辑低电平。PWRGD输出是内部未屏蔽PWRG_x信号的逻辑和。内部PWRG_x信号必须为高电平且持续至少1 ms, PWRGD引脚才能变为高电平; 如果任意PWRG_x信号发生故障, 则PWRGD引脚毫无延迟地变为低电平。控制PWRGD的通道(通道1至通道4)由工厂熔丝指定, 或通过I²C接口设置相应位来指定。

有源输出放电开关: 每个降压调节器均集成一个放电开关, 它连接在开关节点与地之间(图6-4)。当其相关调节器禁用时, 开关接通, 有助于使输出电容快速放电。对于通道1至通道4, 放电开关的典型电阻为250 Ω。当调节器禁用时, 即使有大容性负载, 有源放电开关也会将输出拉至地。这样就能显著提高系统的稳定性, 尤其是在周期供电时。




1. 精密使能阈值

高于0.8 V使能稳压器, 低于0.72 V(迟滞)则关断稳压器。




2. 可编程软启动

各通道上的不同软启动可编程为2ms、4ms、8ms。



3. PWRGD输出

CH1到CH4的所需PWRGD_x可通过工厂熔丝或I²C配置。



4. 有源输出放电开关

可以接通输出放电开关以缩短输出电容的放电周期。

图6. ADP5050和ADP5052简化电源时序控制

图7典型的上电/关断时序




图7. 典型的上电/关断时序

I²C接口

I²C接口实现了对两个降压调节器输出(通道1和通道4)的高级监控和基本动态电压调整。

输入电压监控: 可以监控输入电压是否发生欠压等故障。例如, 将12V电压施加于输入, I²C接口配置为: 如果输入电压低于10.2V, 则触发报警。专用引脚(nINT)上的信号告知系统处理器问题已出现, 并关断系统以便采取纠正措施。具备监控输入电压的能力可

提高系统可靠性。图8显示了可以设置哪些值来监控ADP5050的输入电压。

结温监控: 可以监控结温以判断是否发生过温等故障。如果结温高于预设值(105°C、115°C或125°C), nINT上就会产生报警信号。与热关断不同的是, 此功能发送警告信号而不关断器件。具备监控结温并提醒系统处理器注意避免发生系统故障的能力可提高系统可靠性, 如图9所示。




图8. 输入欠压检测




图9. 结温监控

动态电压调整：动态电压调整通过动态降低低功耗模式下通道1和通道4的电源电压来降低系统功耗，它也可以根据系统配置和负载动态改变输出电压。此外，所有四个降压调节器的输出电压均可通过I²C接口设置，如图10所示。




图10. ADP5050输出电压选项

低噪声特性

多个特性可降低电源产生的系统噪声。

宽电阻可编程开关频率范围：RT引脚上的电阻可在250 kHz至1.4 MHz的范围内设置开关频率。电源设计师可灵活地设置开关频率以避免系统噪声频段。

降压调节器相移：降压调节器的相移可通过I²C接口设置。默认情况下，通道1和通道2之间以及通道3和通道4之间的相移为180°，如图11所示。反相操作的优势是输入纹波电流和电源接地噪声更低。




图11. ADP5050/ADP5052的降压调节器相移

利用I²C接口，通道2、通道3和通道4相对于通道1的相移可设置为0°、90°、180°或270°，如图12所示。通道1和通道2配置为并联操作以提供最高8A的单路合并输出时，通道2的开关频率相对于通道1锁定至180°相移。




图12. 降压调节器的相移可通过I²C接口配置

时钟同步：开关频率可通过SYNC/MODE引脚同步至250 kHz到1.4 MHz的外部时钟。该能力对于RF和噪声敏感应用很重要。检测到外部时钟时，开关频率平滑过渡至其频率。当外部时钟停止时，器件切换到内部时钟并继续正常工作。与外部时钟同步可使系统设计师远离临界噪声频段，并降低系统中多个器件产生的噪声。为成功同步，必须将内部开关频率设置为接近于外部时钟值的值，频率差建议小于±15%。

通过工厂熔丝或I²C接口，可将SYNC/MODE引脚配置为同步时钟输出。当频率等于内部开关频率时，SYNC/MODE引脚产生占空比为50%的正时钟脉冲。产生的同步时钟与通道1开关节点之间有一个较短的延迟时间(约为 t_{sw} 的15%)。

图13显示了两个配置为频率同步模式的器件：一个器件配置为时钟输出以同步另一个器件。应当使用100 kΩ上拉电阻，以防SYNC/MODE引脚悬空时发生逻辑错误。




图13. RF应用显示两个器件同步以降低电源噪声

两个器件均同步至同一时钟，因此，第一个器件的通道1与第二个器件的通道1之间的相移为0°，如图14所示。




图14. 两个以同步模式工作的ADP5050器件的波形

ADIsimPower设计工具

ADIsimPower™现在支持多通道高压PMU ADP5050/ADP5052，这些器件从最高15 V的输入为4/5的通道供电，每通道的负载电流最高可达4 A。凭借该设计工具，用户可以级联通道，将高电流通道并联放置以形成8 A电源轨，考虑各通道的热分布，从而优化设计。利用高级特性，用户可以独立指定各通道的纹波和瞬变性能、开关频率、支持半主频率的通道。

ADIsimPower允许用户在图15所示的软件界面上快速轻松地输入设计要求。





图15. ADIsimPower软件界面

软件会智能选择器件并生成完整的物料清单。评估板可以直接在该工具内申请。设计工具支持对各通道进行复杂的控制，如图16所示。

Rail 1 (Buck)

Vout Ripple	2	% = 100 mVppk
Istep	30	% = 0.3 Apk
Vstep	5	% = 250 mVpk
Soft Start Time	Automatic	
Enable/UVLO Setting	UVLO from Rail	
UVLO Rail	5	V
UVLO Threshold	90	% = 4.5 V
UVLO (Rising)	4.5	V
UVLO (Falling)	4.1	V
Half Frequency	<input type="checkbox"/>	

(a)



(b)

RAIL CAN BE FURTHER DELAYED USING AN RC DELAY

图16. (a) 可以指定各轨的纹波、瞬变和响应。(b) 使用精密使能的高级时序控制要求。

利用ADIsimPower, 电源设计师可以快速获得准确、经过测试的可靠性能数据, 如图17所示。




图17. ADIsimPower仿真输出

随后便可在评估板上组装设计, 如图18所示。




图18. 使用ADP5050/ADP5052的电源电路

ADP5050/ADP5052/ADP5051/ADP5053技术规格

产品型号	描述	V _{IN} (V)	V _{OUT} (V)	输出数	输出电流 (mA)	I ² C	主要特性	封装	报价(美元/片)
ADP5050	四通道降压调节器、LDO、I ² C	降压: 4.5至15	0.8至0.85 × V _{IN}	2 × 降压	4000、2500或1200	是	带独立使能引脚和电源良好指示的I ² C接口	48引脚LFCSP	4.39
				2 × 降压	1200				
		LDO: 1.7至5.5	0.5至4.75	LDO	200				
ADP5051	四通道降压调节器、POR/WDI、I ² C	降压: 4.5至15	0.8至0.85 × V _{IN}	2 × 降压	4000、2500或1200	是	带独立使能引脚和电源良好指示的I ² C接口	48引脚LFCSP	4.59
				2 × 降压	1200				
ADP5052	四通道稳压调节器、LDO	降压: 4.5至15	0.8至0.85 × V _{IN}	2 × 降压	4000、2500或1200	否	独立使能引脚和电源良好指示	48引脚LFCSP	3.59
				2 × 降压	1200				
		LDO: 1.7至5.5	0.5至4.75	LDO	200				
ADP5053	四通道降压调节器、POR/WDI	降压: 4.5至15	0.8至0.85 × V _{IN}	2 × 降压	4000、2500或1200	否	独立使能引脚和电源良好指示	48引脚LFCSP	3.79
				2 × 降压	1200				




图19. ADP5050/ADP5051/ADP5052/ADP5053: 四通道降压开关调节器, 带LDO或POR/WDI, 采用LFCSP封装

结论

高度集成的全新PMU可实现具有高电源效率、高可靠性和超小尺寸的复杂电源管理解决方案。全新设计工具与灵活的集成电路相结合, 则可缩短这些复杂电源产品的上市时间。ADP505x系列是ADI公司高度集成的多路输出稳压器的最新产品组合, 该系列使单个IC能快速轻松地用于许多不同的应用, 从而缩短电源设计时间。要讨论这些器件的技术方面, 请访问[EngineerZone](http://www.analog.com/EngineerZone)®中文技术论坛。

作者简介

Maurice O'Brien [maurice.obrien@analog.com]

于2002年毕业于爱尔兰利默里克大学, 获得电子工程学士学位, 毕业之后即加入ADI公司。他目前是电源管理产品线的产品营销经理。业余时间, Maurice喜欢骑马、户外运动和旅游。



MEMS麦克风——助听器的未来

作者：Jerad Lewis和Brian Moss博士

由于人口老龄化和听力丧失人群的明显增加，助听器市场不断增长，但其显眼的外形和很短的电池寿命让许多人失去兴趣。随着听力丧失现象变得更加常见，人们将寻求更加小巧、更有效、更高品质的助听器。助听器信号链的前端是麦克风，它检测语音和其他环境噪声。因此，改善音频捕捉可以提高信号链整体的性能并降低功耗。

麦克风是把声学信号转换为电信号以供助听器音频信号链处理的传感器。有许多技术可用于这种声电转换，但电容麦克风是其中尺寸最小、精度最高的一类麦克风。电容麦克风中的薄膜随着声学信号而运动，这种运动引起电容变化，进而产生电信号。

驻极体电容麦克风(ECM)是助听器中使用最广泛的技术。ECM采用可变电容，其一个板由具有永久电荷的材料制成。ECM在当今助听行业声名显赫，但这些设备背后的技术自1960年代以来并无多大变化。其性能、可重复性以及相对于温度和其他环境条件的稳定性不是非常好。助听器以及其他注重高性能和一致性的应用，为新型麦克风技术的发展创造了机会。新技术应当能改善上述缺点，让制造商生产出更高质量、更加可靠的设备。

微机电系统(MEMS)技术是电容麦克风变革的中坚力量。MEMS麦克风利用了过去数十年来硅技术的巨大进步，包括超小型制造结构、出色的稳定性和可重复性、低功耗，所有这些都已成为硅工业不折不扣的要求。迄今为止，MEMS麦克风的功耗和噪声水平还是相当高，不宜用于助听器，但满足这两项关键要求的新器件已经出现，正在掀起助听器麦克风的下一波创新浪潮。

MEMS麦克风工作原理

像ECM一样，MEMS麦克风也是电容麦克风。MEMS麦克风包含一个灵活悬浮的薄膜，它可在一个固定背板之上自由移动，所有元件均在一个硅晶圆上制造。该结构形成一个可变电容，固定电荷施加于薄膜与背板之间。传入的声压波通过背板中的孔，引起薄膜运动，其运动量与压缩和稀疏波的幅度成比例。这种运动改变薄膜与背板之间的距离，进而改变电容，如图1所示。在电荷恒定的情况下，此电容变化转换为电信号。




图1. MEMS麦克风的电容随声波的幅度而变化

在晶圆上制造麦克风传感器元件的工艺与其他集成电路(IC)的制造工艺相似。与ECM制造技术不同，硅制造工艺非常精密且高度可重复。一个晶圆上制造的所有MEMS麦克风元件都具有相同的性能，不仅如此，而且在该产品的多年生命周期中，不同晶圆上的每一个元件也都具有相同的性能。

硅制造是在严格控制的环境中，利用一系列沉积和蚀刻工艺，产生金属和多晶硅的形状集合以形成MEMS麦克风。生产MEMS麦克风涉及到的几何结构是微米(μm)级。声波所经过的背板中的孔直径可以小于 $10\ \mu\text{m}$ ，薄膜厚度可以是 $1\ \mu\text{m}$ 左右。薄膜与背板之间的间隙仅有数微米。图2所示为典型MEMS麦克风传感器元件的SEM图像，从顶部(薄膜)观看。图3所示为该麦克风元件中部的截面图。在该设计中，声波通过元件底部的空腔进入麦克风，并穿过背板孔以激励薄膜。




图2. MEMS麦克风的SEM图像




图3. MEMS麦克风的横截面

由于几何结构在制造工艺中受到严格控制，因此不同麦克风的实测性能具有高度可重复性。利用MEMS技术构建麦克风的另一个优势是薄膜极小，因此其质量非常小，相比于薄膜质量大得多的ECM，MEMS麦克风不易受振动影响。

发展、可重复性和稳定性

MEMS麦克风已发展到很高的水平，它已成为很多要求小尺寸和高性能的音频捕捉应用的默认选择，但大部分商用级麦克风并不适合助听器行业，因为后者要求小得多的器件、更低的功耗、更好的噪声性能以及更高的可靠性、环境稳定性和器件间可重复性。MEMS麦克风技术现在已经能够满足上述所有要求：超小型封装、极低功耗以及极低的等效输入噪声。

硅制造工艺的严格控制措施令MEMS麦克风的稳定性和器件间性能差异显著优于ECM。图4所示为相同型号的数个MEMS麦克风的归一化频率响应，图5所示为不同ECM的归一化频率响应。各MEMS麦克风的频率响应几乎一致，而ECM的频率响应则显示出相当大的器件间差异，尤其是在高频和低频时。




图4. 数个MEMS麦克风的频率响应






图5. 三组ECM麦克风的频率响应

MEMS麦克风还表现出卓越的宽温度范围稳定性。图6所示为环境温度在-40°C至+85°C之间改变时灵敏度的变化。黑线显示：在MEMS麦克风的温度范围内，灵敏度变化小于0.5 dB；而ECM则表现出最多8 dB的变化。




图6. 对振动的灵敏度与温度的关系：MEMS与ECM

相比于ECM，MEMS麦克风设计的电源抑制性能显著提高，典型电源抑制比(PSRR)优于-50 dB。在ECM上，输出信号和偏置电压(电源)共用一个引脚，电源上的任何纹波都会直接出现在输出信号上。MEMS麦克风优异的PSRR为音频电路设计提供的自由度是ECM无法比拟的。器件数量和系统成本得以降低。

在助听器之类电池供电的微型应用中，每毫瓦功耗都至关重要。当助听器正在工作时，麦克风无法通过周期供电来节省功耗。因此，麦克风的工作功耗极为重要。采用典型的锌空气电池电压(0.9V-1.4V)供电时，助听器所用典型ECM麦克风的功耗为35 μA。而在相同电压下，助听器所用MEMS麦克风的功耗可以降至一半，使得助听器装一次电池可以使用更长时间。

最新一代MEMS麦克风拥有助听器行业要求的出色噪声和功耗性能。ADI公司利用20多年的MEMS技术经验来打造可用于助听器市场的高性能麦克风。典型全向MEMS麦克风的等效输入噪声(EIN)特性为27.5 dB SPL(A加权、8kHz带宽)，适合助听应用。 $\frac{1}{3}$ 倍频程EIN噪声性能通常用于指定助听器用麦克风，在低频时非常出色，如图7所示。实现如此高的噪声性能只需17 μA功耗(采用典型助听器电池电压)。麦克风提供微型封装，总体积小于7.5 mm³，如图8所示。




图7. MEMS麦克风的 1/3倍频程噪声




图8. 助听器用全向MEMS麦克风a) 仰视图；b) 俯视图；c) 便于手工焊接的封装俯视图

结论

新型高性能、低功耗MEMS麦克风证明它将是适用于助听器的下一代麦克风技术。MEMS麦克风在性能上可与许多助听器ECM相竞争，并在很多方面超过ECM技术，例如可重复性、稳定性、尺寸、可制造性和功耗等。MEMS麦克风是助听器的未来，而未来已经到来。

作者简介

Jerad Lewis [jlewis@invensense.com] 是InvenSense, Inc.的MEMS麦克风应用工程师。他于2001年获得美国宾州州立大学电气工程学士学位，目前正在攻读声学工程硕士学位。转职到InvenSense之前，Jerad在ADI公司工作，负责支持各种音频IC，包括SigmaDSP[®]、转换器和MEMS麦克风。



Brian Moss博士是InvenSense的应用工程师。他于1996年获得英国伦敦伦敦密德萨斯大学工程学士(荣誉)学位，2011年以题为“利用被动声学测量受约束气流温度”的研究成果获得哲学博士学位。转职到InvenSense之前，Brian在ADI公司工作，同时兼任利默里克大学讲师。



高性能数据采集系统增强数字X射线和MRI的图像

作者: Maithil Pachchigar

简介

数字X射线(DXR)、磁共振成像和其他医疗设备要求数据采集系统具备小型、高性能、低功耗等特性,以满足竞争市场上医生、病人和制造商的需求。本文展示一款高精度、低功耗信号链,可解决多通道应用(如数字X射线,需多路复用多通道的大信号和小信号测量)以及过采样应用(如MRI,要求低噪声、高动态范围和宽带宽)带来的挑战。高吞吐速率、低噪声、高线性度、低功耗以及小尺寸使18位、5 MSPS PulSAR®差分ADC AD7960成为这些高性能成像应用以及其他精密数据采集系统的理想选择。

数字X射线

人类于1895年通过胶片或闪烁屏检测的方式,首次发现了X射线。从此,人们便将这项技术用于各种医疗诊断场合,包括肿瘤科、牙科以及兽医学,以及众多工业成像应用。数字X射线能以固态传感器代替胶片检测器,包括平板探测器和线性扫描探测器。平板探测器使用两种技术:直接转换与间接转换。在直接转换中,硒光电池组成容性元件,直接将高频X射线光子转换为电流信号。而在间接转换中,碘化铯闪烁计数器首先将X射线光子转换为可见光,然后硅光电二极管阵列将可见光转换为电流信号。每个光电二极管代表一个像素。低噪声模拟前端将来自每个像素的小电流转换为大电压,然后再将电压转换为图像处理能够处理的数据。如图1所示的典型DXR系统能以高采样速率,将很多通道多路复用至单ADC,而不会牺牲精度。




图1. 数字X射线信号链

今天,数字X射线探测器制造商通常采用间接转换。一百万像素以上的非晶硅平板探测器或光电二极管阵列捕获光子能量,将输出多路复用至12个或24个ADC。这项技术具有高效的X射线光子吸收和高性噪比,以一半的X射线照射量实时获得动态高分辨率图像。每像素的采样速率较低,数值从针对骨头和牙齿的几Hz,到获取婴儿心脏(人体内速度最快的器官)图像所需的最高120 Hz。

测量数字放射检查探测器的图像质量即可知其性能优劣,因此对X射线束进行精确采集和精细处理便显得尤为重要。数字放射检查具有更大的动态范围、高采集速度和帧速率,并采用特定的图像处理技术以保持一致性,从而增强图像质量。

医疗成像系统必须提供质量更佳的图像,以实现精确诊断和更短的扫描时间,降低病人所受X射线的照射量。高端放射检查系统(动态采集)一般用于外科中心和手术室中,而基本系统用于急诊室、小型医院或医生办公室中。工业成像系统必须耐用,因为它们的使用寿命非常长,并且可能位于高射线照射量的恶劣环境中。安保或行李检查应用可采用较低的X射线照射量,因为X射线源会在长时间内持续存在。

MRI梯度控制

如图2所示的MRI系统最适合大脑成像应用,或用于骨科、血管造影和血管研究等,因为该系统可扫描提供软组织的高对比度图像,无需将其暴露在电离辐射下。MRI工作频段为1 MHz至100 MHz RF,而计算机断层扫描(CT)和DXR工作在 10^{16} Hz至 10^{18} Hz频率范围内,并且需要让病人暴露在电路辐射下,会损害活组织。




图2. MRI系统

MRI控制系统具有很小的容差，因此需要高性能元件。在MRI系统中，使用大线圈创建1.5 T至3 T主磁场。高电压(最高1000 V)施加于线圈，形成高达1000 A的所需电流。MRI系统使用梯度控制，并通过改变特定线圈内的电流，线性改变主磁场。对这些梯度线圈进行快速且精确的调制，改变主磁场，使其对准体内极小的位置。梯度控制使用RF能量，激发人体组织中某个较薄的横截面，以此产生x、y和z轴图像。MRI要求快速响应时间，并且要求其梯度精确控制到1 mA内(1 ppm)。MRI系统制造商可采用模拟

或数字域控制梯度。MRI系统的设计具有极长的开发时间、极高的物料成本等特点，并且与整体硬件和软件复杂性相关的风险极大。

高性能数据采集信号链

图3显示高精度、低噪声、18位数据采集信号链，提供 ± 0.8 LSB积分非线性(INL)、 ± 0.5 LSB差分非线性(DNL)以及99 dB信噪比(SNR)。图4显示其采用5V基准电压源时的典型FFT和线性度性能。该信号链的总功耗约为345 mW，与竞争型解决方案相比约低50%。




图3. 采用AD7960、ADA4899、AD8031和ADR4550的精密快速建立信号链




图4. AD7960典型FFT和线性度性能

这类高速、多通道数据采集系统可用于CT、DXR以及其他医疗成像应用中，这些应用都要求在牺牲精度的前提下提供更高的采样速率。该系统的18位线性度以及低噪声性能可提升图像质量，而其5 MSPS吞吐速率可缩短扫描周期(每秒帧数更高)，降低暴露在X射线下的剂量，提供精确的医疗诊断和更佳的患者体验。对多个通道进行多路复用处理可获得分辨率更高的图像，用于器官(如心脏)的完整分析，实现成本合理的诊断，并最大程度降低功耗。精度、成本、功耗、尺寸、复杂性以及可靠性对医疗设备制造商而言极为重要。

在CT扫描仪中，每通道使用一个采样保持电路捕获连续像素电流，并将输出多路复用至高速ADC。高吞吐速率允许将很多像素多路复用至单个ADC，可节省成本、空间与功耗。低噪声和良好的线性度提供高质量的图像。高分辨率红外摄像机可从该分辨率中获益。过采样是以比奈奎斯特频率高得多的速率来对输入信号进行采样的过程。过采样用于光谱分析、MRI、气相色谱分析、血液分析以及其他需要具有宽动态范围的医疗仪器中，以便精确监控并测量多通道的小信号与大信号。高分辨率和高精度、低噪声、快速刷新速率以及极低的输出漂移等性能可大幅简化MRI系统的设计，降低开发成本与风险。

MRI系统的关键要求是在医院或医生办公室中可重复、长期稳定地测量。为了获得更佳的照片质量，这些系统还要求具有更高等级的线性度以及高动态范围(DR)，范围从直流到几十kHz。原则上讲，对ADC进行4倍过采样可额外提供1位分辨率，或增加6 dB的DR。由过采样而获得的DR改善为： $\Delta DR = \log_2(OSR) \times 3 \text{ dB}$ 。许多情况下， Σ - Δ 型ADC可以很好地实现过采样，但要求在通道间实现快速切换或要求进行精确直流测量时，过采样会受到限制。采用逐次逼近型(SAR) ADC进行过采样还可改善抗混叠性能，降低噪声。

最先进的ADC架构

CT、DXR和其他多通道应用(或光谱仪、MRI和其他过采样应

用)中的精密高速数据采集系统要求使用最先进的ADC。如图5所示，18位、5 MSPS PulSAR差分ADC AD7960采用容性数模转换器(CAPDAC)提供一流的噪声和线性度性能，并且无延迟或流水线延迟。该器件具有宽带宽、高精度(100 dB DR)以及快速采样(200 ns)性能，可用于医疗成像应用，极大降低多通道应用的功耗和成本。该器件采用小型(5 mm × 5 mm)、易于使用的32引脚LFCSP封装，额定工作温度为-40°C至+85°C工业温度范围。16位AD7961与AD7960引脚兼容，可用于仅需16位性能的应用中。




图5. AD7960功能框图

如图6所示，容性DAC由差分18位二进制加权电容阵列(该阵列还可作为采样电容使用，采集模拟输入信号)、比较器以及控制逻辑组成。采样阶段结束后，转换控制输入(CNV±)变为高电平，输入IN+和IN-之间的差分电压被捕获，转换阶段开始。电容阵列中的每一个元件在GND和REF之间逐次切换，电荷被重新分配，输入与DAC值进行比较，且位根据结果予以保留或丢弃。该过程结束时，控制逻辑产生ADC输出代码。AD7960将于开始转换后约100 ns时返回采样模式。采样时间约为总周期的50%，这使AD7960易于驱动，同时放宽了ADC驱动器的建立时间要求。




图6. AD7960内部简化原理图

AD7960系列采用1.8 V和5 V电源供电，以自时钟模式转换时的功耗仅为39 mW (5 MSPS)。功耗随采样速率线性变化，如图7所示。




图7. AD7960功耗与吞吐速率的关系

极低采样速率下的功耗主要由LVDS静态功率所决定。相比业内速度第二的18位SAR ADC器件，AD7960的速度要快两倍，功耗低70%，占位面积小50%。

AD7960提供3种外部基准电压选项：2.048 V、4.096 V和5 V。片内缓冲器使2.048 V基准电压翻倍，因此转换等效于4.096 V或5 V。数字接口采用低电压差分信号(LVDS)，具有自时钟模式和回波时钟模式，提供ADC和主机处理器之间的高速数据传输(高达300 MHz)。由于多个器件可共享时钟，因此LVDS接口降低了数字信号的数量，简化了信号路由。它还能降低功耗，这在多

路复用应用中尤为有用。自时钟模式利用主机处理器简化接口，允许接头采用简单时序同步每次转换的数据。若要让数字主机采集数据输出，则需要用到接头，因为数据不存在时钟输出同步。回波时钟模式提供稳定的时序，但要使用一对额外的差分对。输出数据速率低于20 kSPS时，AD7960的典型动态范围超过120 dB，如图8所示。




图8. AD7960动态范围与输出数据速率的关系

ADC驱动器

ADC的采样时间决定ADC驱动器的建立时间要求。表1显示选择ADC驱动器时必须考虑的一些规格。通常，信号链性能应当在工作台上进行验证，确保获得所需性能。

表1. AD7960 ADC驱动器选型基准

ADC驱动器规格	通用公式	最低配置要求
带宽(f_{-3dB_amp})	$\frac{N \ln 2}{\pi t_{acq}}$	40 MHz
压摆率	$\frac{\text{Single-ended input voltage}}{0.5 t_{acq}}$	100 V/ μ s
建立时间	来自数据手册	100 ns
SNR	$10 \log \left(\frac{V_{rms_in}^2}{\sqrt{(2(e_{n_amp}))^2 \times f_{-3dB_ADC} \times \frac{\pi}{2})^2}} \right)$	105.5 dB

请注意: $N = 18$, $t_{acq} = 100$ ns, $V_{rms_in}^2 = 5^2/2 = 12.5$ V², $e_{n_amp} = 2$ nV/ \sqrt Hz, $f_{-3dB_ADC} = 28$ MHz.

运算放大器的数据手册通常提供线性建立时间与压摆时间相结合的建立时间规格；本文提供的公式为一阶近似，假设线性建立和压摆均为50%(多路复用应用)，采用5V单端输入。

轨到轨放大器ADA4899-1具有600 MHz带宽、-117-dBc失真(1 MHz时)以及1 nV/ $\sqrt{\text{Hz}}$ 噪声，如图9所示。配置为单位增益缓冲器并以5 V差分信号驱动AD7960的输入时，其0.1%建立时间不超过50 ns。




图9. ADA4899噪声频谱密度

基准电压源与缓冲器

低噪声、低功耗轨到轨放大器AD8031缓冲来自基准电压源ADR4550的5 V输出，具有高精度($\pm 0.02\%$ 最大初始误差)、低漂

移(2 ppm/ $^{\circ}\text{C}$ 最大值)、低噪声(1 μV p-p)以及低功耗(950 μA 最大值)特性。第二个AD8031缓冲ADC的2.5 V共模输出电压。其低输出阻抗可保持稳定的基准电压，与ADC输入电压无关，从而最大程度降低INL。AD8031具有大容性负载稳定性，可驱动去耦电容，以便最大程度降低瞬态电流引起的尖峰。该器件适合从宽带电池供电系统到低功耗、高速、高密度系统的各种应用。

结论

采用ADI专利技术的高精度、低功耗信号链提供一流的速度、噪声和线性度性能，能够解决DXR和MRI梯度控制中高性能多路复用和过采样数据采集系统的难题。高性能信号链元器件采用小尺寸封装，节省空间，降低了多通道应用的成本。

作者简介

Maithil Pachchigar [maithil.pachchigar@analog.com] 是位于马萨诸塞州威明顿的ADI高精度转换器业务部门的应用工程师。他于2010年加入ADI公司，为工业、仪表、医疗和能源行业的客户提供高精度ADC产品技术支持。自2005年以来，Maithil一直在半导体行业工作，并已发表多篇技术文章。他于2006年获得圣何塞州立大学电气工程硕士学位，并于2010年获得硅谷大学MBA学位。



建立FETching分立式放大器的一些提示

作者：George Alexandrov和Nathan Carter

简介

用于光电二极管、压电以及其他仪器仪表应用的低噪声放大器所要求的电路参数一般是：极高的输入阻抗、低 $1/f$ 噪声或亚皮安偏置电流等，而提供的集成产品无法满足这些要求。本文讨论使用分立元器件设计低噪声放大器的要求与挑战，并重点探讨了折合到输入的噪声以及失调电压调节。

高输入增益拓扑的限制

典型分立式放大器如图1所示，在高速运算放大器前使用匹配JFET器件实现的差分放大器，提供高输入阻抗和一定的初始增益。系统噪声主要由输入级产生，因此无需使用低噪声运算放大器。




图1. 高速、低噪声仪表放大器

不过，将输出稳定在低增益和高频率有一定难度。添加RC补偿网络、 C_C 和 R_C 后，即可实现稳定性，但这些元器件的最优值随增益而改变，增加了整体设计的复杂性。另外，大信号响应对于某些应用而言也过于缓慢。

图2所示电路在单位增益处可获得相应的噪声性能，无需进行补偿。速度主要由运算放大器确定。该电路由三个主要部分组成：输出运算放大器、FET输入缓冲器以及对FET进行偏置的电流源。




图2. 单位增益稳定版本的放大器

输入级的单位增益配置对运算放大器的噪声性能有严格要求。在图1所示电路中，输入FET增益有限，从而减少了跟随级的噪声影响。在单位增益配置中，输入缓冲器和运算放大器的总噪声分离，因此需要使用低噪声运算放大器。

输入级电流源

如果部署不当，则用于偏置FET输入缓冲器的电流源会对总系统噪声产生极大的影响。最大程度降低偏置噪声影响的一种方法，是在简单电流镜中添加衰减电阻，如图3所示。




图3. 带衰减的电流镜

流过晶体管 Q_0 的电流镜像至晶体管 Q_1 和 Q_2 。噪声源包括 $1/f$ 以及晶体管的散粒噪声。增加衰减电阻可降低散粒噪声(系数为 $1 + g_m R_{DEGEN}$)，但对 $1/f$ 噪声不起作用。该噪声源以基极和发射极之间的电流建模，无法通过增加 R_{DEGEN} 而得到改善。若要同时减少两种噪声源，就需要使用不同的电流源架构。




图4. 采用分流电阻的电流镜

修改后的电流镜如图4所示。该电流源所需的晶体管数目较少，允许使用双通道晶体管对代替四通道封装，同时降低尺寸和成本。噪声性能的提升极为明显，因为同时消除了散粒噪声和 $1/f$ 噪声。晶体管 Q_0 电流镜像至晶体管 Q_1 。该电流通过一对电阻在集电极处分割，因此 $1/f$ 和散粒噪声将会均分。由于噪声来自同一个晶体管，因此它们是相干的。输出差分信号，因此噪声被消除，如图5所示。




图5. 显示噪声消除的电流源理想示意图

依然可以衰减电流镜晶体管，以便改善电流匹配和输出阻抗。电流由 R_{DEGEN} 上的压降确定，因此晶体管匹配不如未衰减时来得重要。它允许使用几乎所有的匹配对，但集电极电容必须较低，以保持稳定性。两种方案的差分输入电容保持不变，因为两个输入器件的源间耦合主要由放大器的低差分输入阻抗决定。

出于测试目的，确定偏置电流的基准电压由连接 V_{CC} 的电阻设置。因此，如果 V_{CC} 发生改变，电路将比较容易产生性能问题。在实际方案中，应使用齐纳、带隙或IC基准电压源代替电阻。

运算放大器

运算放大器确定整个放大器的速度、噪声、输出性能和失真，因此必须根据应用而选择。表1显示合适运算放大器的典型值。

表1. 相关运算放大器特性

	宽带噪声 (nV/√Hz)	电源电流 (mA/每放大器)	3 dB带宽 (MHz @ G = 1)	电源电压 (V)
ADA4897	1.0	3	230	±1.5至±5
ADA4898	0.9	8	65	±5至±18

ADA4897是大部分高速检测应用的优秀备选器件，这类应用要求具备低噪声性能。对于高电压应用，ADA4898也能胜任。该器件可采用±18V电源供电，保持低噪声的同时仅消耗8 mA电源电流。两个放大器都采用复合设计，压摆率超过50V/μs。

输入FET

输入FET确定放大器的输入特性。若要达到最佳性能，则要求FET具有良好的匹配、低噪声以及低输入偏置电流等特性。更重要的是，这些JFET可确定输入失调电压，因此它们必须良好匹配。对于LSK389而言，最大 ΔV_{GS} 为20 mV，这与 V_{OS} 为20 mV相当。后文将讨论降低这一相对较高失调电压的技巧。

表2. 相关JFET特性

	宽带噪声 (nV/√Hz @ f = 1 kHz)	差分栅极至源极 截止电压 (mV最大值)	栅极至源极饱和 电流比 (最小值)	栅极电流 (pA)
LSK389A	0.9 ($I_D = 2$ mA)	20	0.90	N/A
LSK489	1.8 ($I_D = 2$ mA)	20	0.90	-2至-25
2N5564	2.0 ($I_D = 1$ mA)	5	0.95	-3
2SJ109	1.1 ($I_D = 3$ mA)	20	0.90	N/A

放大器性能

下文示例中的放大器采用nJFET LSK389A、晶体管PMP4201以及运算放大器ADA4897实现。评估板如图6所示。




图6. 放大器评估板，包含数字电位计连接

该放大器方案最明显的误差源是高输入失调电压。此失调电压大部分由输入FET的失配所造成，可高达10 mV。(LSK389数据手册声称失配可高达20 mV，但测试中从未看到如此高的数字)。增益为100时，输出失调为1 V，此时放大器基本无用。在该放大器可用作前置放大器之前，需调节高输入失调电压。采用数字电位计AD5292可完成这一调节。本文介绍基于电位计位置进行失调调节的两种方法。

输入失调电压

放大器测试版本的输入失调电压在1 mV至10 mV范围内变动。输入JFET的失配是造成这一失调的主要原因。LSK389数据手册显示 I_{DSS} 的变化量可达10%之多，从而影响到器件的 V_{GS} ，并引入失调电压。幸运的是，失调源于流过JFET的偏置电流不相等，因此提供这些电流的电流源可加以调节，补偿该误差。获得零失调电压的一种方法如图7所示。





图7. 使用电位计消除输入失调电压

数字电位计(如AD5141或AD5292)可用于调节流过输入器件的电流。表3显示这些器件的关键参数，这些器件包括通过SPI接口进行控制的三端电位计，可准确地放置游标，用于精确控制电阻。


表3. 数字电位计规格

	电源电压(V)	标称电阻(kΩ)	电阻容差(%)	分辨率(位)	工作温度(°C)
AD5141	±2.5	10, 100	8	8	-40至+125
AD5292	±16	20, 50, 100	1	10	-40至+105

不幸的是，这些数字电位计的端点处具有高寄生电容(最高达85 pF)，高频时会造成稳定性和振铃问题。图8显示带与不带该电位计的放大器步进响应。



(a)



(b)

图8. 放大器步进响应 a) 带电位计
b) 不带电位计(用于提供失调调节)

85 pF寄生电容连接输入FET的源端与地，高频时产生极大的振铃与不稳定。一种替代的偏置设置如图9所示。该设置可降低输入失调电压，同时保持高频下的低噪声和稳定性。




图9. 使用电位计消除输入失调电压的替代方法

在上述两种偏置方法中，数字电位计用于调节流过每个FET的电流，直到它们的栅极至源极电压匹配，且输入失调电压达到最小值。然而，图9所示的偏置方案可确保电位计的高寄生电容不会产生高频不稳定性和振铃。它将图3和图4中两个不同的电流镜配置相结合来实现。Q₀/Q₁电流镜将其集电极电流分离，作为流入FET的主要电流，从而使偏置晶体管几乎不产生噪声。Q₀/Q₂/Q₃形成更为传统，但噪声更大的电流镜。这些信号经衰减后仅消耗总FET偏置电流的1%到2%(约30 μA)。它不足以引入大量噪声，但可提供足够的调节信号，轻松调节10 mV失调电压。更重要的是，它可确保电位计的寄生电容不影响输出。由于存在RS分路器，使噪声保持在较低水平，因此可根据Q₂/Q₃的衰减情况可靠调节失调，并且任何电位计寄生效应均不影响输出。图10显示电流镜调节后的步进响应。




图10. 放大器在电流镜处调节后的步进响应

数字电位计提供调节失调电压的简便方法，允许在宽工作温度和电压范围内最大程度降低失调电压。AD5292集成20次可编程存储器，允许调节失调电压后永久储存游标位置。本电路使用AD5292评估板连接板外失调调节电位计。对于更为紧凑的设计，可在板上集成数字电位计，并通过其片内串行接口引脚进行编程。

使用这种方法，通过AD5292 20 kΩ电位计可成功将LSK389/ADA4897放大器的输入失调电压降低至数微伏。

失调漂移

放大器未经过调节时，失调电压温度系数(或输入失调电压随温度上升而增加的比例)约为4 μV/°C。加入AD5292可将该数值提升至大约25 μV/°C。该结果如图11所示。




图11. 输入失调电压与温度的函数关系

虽然漂移的变化幅度巨大，但放大器的动态范围依然有明显的改进。考虑增益为100且温度为85°C时，未经调节放大器的5 mV失调情况；此时，输出失调为：

$$V_{OUT} = (V_{OS} + TCV_{OS} \times T) \times G = (5 \text{ mV} + 4 \mu\text{V}/^\circ\text{C} \times 85^\circ\text{C}) \times 100 = 534 \text{ mV}.$$

若相同工作条件下的失调调节为5 μV，则输出失调为：

$$V_{OUT} = (V_{OS} + TCV_{OS} \times T) \times G = (5 \mu\text{V} + 25 \mu\text{V}/^\circ\text{C} \times 85^\circ\text{C}) \times 100 = 213 \text{ mV},$$

因此，动态范围改善300 mV以上。它同样可提供现场校准和系统级漂移校准，并且该调节技术可进一步改善精度性能。

噪声




图12. 经不同方式调节后，折合到输入的噪声电压

图12显示不同放大器配置下的噪声密度。该放大器具有2 nV/√Hz的宽带噪声密度，电源电流为8 mA，性能相比现有集成式产品有所改善。10 Hz时，未经调节的1/f噪声为4 nV/√Hz；而1 Hz时为16 nV/√Hz。请注意，传统电流镜(红色曲线)的1/f和宽带噪声都要高出1.5至2倍，而调节后的总噪声几乎保持不变，如其他三根曲线所示。

小信号传递函数

图13和图14显示不同增益与调节设置下的频率响应。请注意，经过R_S调节的放大器不稳定，且未调节情况下的频率响应与电流镜调节后的频率响应相同。




图13. 不同增益下的未调节放大器带宽




图14. 电位计处于不同位置时的单位增益带宽

输入偏置电流

使用增益配置和检测电阻测量输入偏置电流。图4显示不同器件、电压和温度情况下的典型范围。

图4. 输入偏置电流值

	ADA4897 (25°C)	ADA4897 (125°C)	ADA4898 (±5V)	ADA4898 (±15V)
输入偏置电流(pA)	<1	4000-10,000	<1	15-50

结论

随着越来越多的应用要求使用具有高输入阻抗、低噪声和最小失调电压的专业运算放大器，使用分立式器件针对特定应用设计电路也变得越来越重要。本文叙述仅使用4个分立式器件，且具有可调输入失调电压功能的高速、低噪声放大器。文章讨论了每一级的设计考虑因素，并重点介绍了放大器的噪声性能，以及消除散粒噪声和1/f噪声的多种方法。采用运算放大器ADA4897和LSK389 JFET，设计并测试支持单位增益的放大器，该放大器折合到输入的噪声为2 nV/√Hz，且电源电流仅为8 mA。10 mV范围内的高输入失调电压通过AD5292数字电位计进行数字调节。本文还讨论了替代器件，以便适用于不同的应用与环境。


作者简介

George Alexandrov [george.alexandrov@analog.com]

是高速放大器部门的实习设计工程师。他拥有斯坦福大学学士学位，目前就读于加州大学伯克利分校。




Nathan Carter [nathan.carter@analog.com] 是线性和射频部门的一名设计工程师，在这一岗位上已工作超过10年。他拥有加利福尼亚州立工业大学和伍斯特理工学院的学位。



Analog Dialogue

本期介绍

- 2 编者寄语，新产品简介
- 3 精密旋变数字转换器测量角位置和速度
- 9 可调节输出低压差稳压器的降噪网络
- 12 如何在对电桥传感器进行电路设计时避免陷入困境
- 15 双环路时钟发生器可清除抖动并提供多个高频输出
- 19 电磁流量计可在工业应用中实现高精度
- 27 深入了解差动放大器



所有ADI产品数据手册都可在www.analog.com/zh网站查到，只需在搜索框中输入产品型号即可。

本期介绍

精密旋变数字转换器测量角位置和速度

旋变器在初级绕组和次级绕组间实现磁耦合，以便测量旋转部件的精确角位置。旋变器可用于工业电机控制、伺服器、机器人、混合动力和全电动汽车中的动力系统单元以及其他许多应用中。旋变器在这些应用中可以耐受严苛条件，是恶劣环境下军用系统的完美选择。(第3页)

可调节输出低压差稳压器的降噪网络

噪声对于高性能模拟电路的设计人员而言极为重要，尤其是高速时钟、ADC、DAC、VCO和PLL。降低噪声的关键是保持驱动电路的低压差调节器(LDO)噪声增益接近单位增益，且不影响交流性能或直流增益。一个简单的RC网络即可降低可调节输出LDO的输出噪声。(第9页)

如何在对电桥传感器进行电路设计时避免陷入困境

传感器产生的电气信号通常很小，因此需要高增益。此外，它们可能会叠加到大共模电压或直流失调上。精密仪表放大器可以提供高增益，选择性地放大两个输入电压之间的差异，同时抑制两个输入中的共模信号。这可以实现信号的数字化、存储或将其用于控制过程。(第12页)

双环路时钟发生器可清除抖动并提供多个高频输出

随着数据转换器的速度和分辨率不断提升，对具有更低相位噪声的更高频率采样时钟源的需求也在不断增长。时钟输入面临的抖动是设计师在设计蜂窝基站、军用雷达系统和要求高速和高性能时钟信号的其他设计时面临的众多性能瓶颈之一。(第15页)

电磁流量计可在工业应用中实现高精度

从炼油厂到自动售货机等工业应用要求具有精确的温度、压力和流量测量。食品行业的产品灌装或油罐和油罐车之间石油交换的流量精确控制会直接影响利润。本文概述流量计技术，重点描述高精度电磁流量计。(第19页)

深入了解差动放大器

经典的四电阻差动放大器似乎很简单，但其在电路中的性能不佳。本文从实际生产设计出发，讨论了分立式电阻、滤波、交流共模抑制和高噪声增益的不足之处。为了获得稳定且值得投入生产的设计，应仔细考虑噪声增益、输入电压范围、阻抗比和失调电压规格。(第27页)

Scott Wayne [scott.wayne@analog.com]

1月

四通道、低噪声、RRIO运算放大器.....ADA4084-4
双向零漂移电流检测放大器.....AD8417/AD8418A

2月

双通道、16位、1 MSPS逐次逼近型ADC.....AD7903
符合JESD204B标准的四通道、16位、
125 MSPS流水线式ADC.....AD9656
双通道、16位、1600 MSPS、TxDAC+® DAC.....AD9142A
集成PLL和VCO的695 MHz至2700 MHz正交解调器.....ADRF6820
集成隔离式DC-DC转换器、支持热插拔的双通道I²C隔离器...ADM3260
双通道、2.5 kV增强隔离型数字隔离器.....ADuM124x
SigmaDSP®音频处理器.....ADAU1452
带屏幕显示的HDMI®收发器.....ADV7627
带屏幕显示的HDMI交叉点收发器.....ADV7625/ADV7626

3月

2/4/8通道、12位、1 MSPS逐次逼近型ADC.....AD7091R-x
6通道、16位、250 kSPS同步采样ADC.....AD7656A/AD7656A-1
18位、100 kSPS/500 kSPS逐次逼近型ADC.....AD7989-1/AD7989-5
低失调、宽带宽、低噪声运算放大器.....ADA4077-1
集成PMBus接口、用于隔离式电源的数字控制器.....ADP1050
用于电池测试应用的降压/升压PWM控制器.....ADP1972
16位nanoDAC®型DAC.....AD5683
集成2 ppm/°C基准电压源的10位
nanoDAC型DAC.....AD5310R/AD5311R
集成2 ppm/°C基准电压源的12/14/16位nanoDAC型DAC.....AD568xR
12通道、24位、192 kHz差分输出DAC.....ADAU1962
具有4 A峰值输出电流的半桥隔离式驱动器.....ADuM3224/ADuM4224
用于测试和监控电池的模拟前端.....AD8450
用于降压调节器、电压监控器、
看门狗且带复位功能的PMU.....ADP5051/ADP5053
战术级10自由度惯性传感器.....ADIS16488A

Analog Dialogue

模拟对话杂志(www.analog.com/zh/analogdialogue)是ADI公司于1967年创办的技术杂志，至今已经连续出版48年，主要讨论有关模拟信号、数字信号和混合信号处理产品、应用、技术和技巧。模拟对话杂志目前提供两种版本。在线版每月发行一期；印刷版每年发行四期。作为对在在线版中技术文章的定期回顾和汇集。在线版的内容包括：技术文章；近期应用笔记、新产品简介、在线研讨会、已发表文章等及时信息；以及“集锦”栏目，其中包括从ADI网站(www.analog.com/zh)获得重要相关信息的通用链接网址。感兴趣的读者也可以至Analog Dialogue档案库www.analog.com/library/analogdialogue/china/archives.html查阅自1967年第1卷第1期创刊至今的每期存档，包括三期纪念特刊。如需订阅，请访问www.analog.com/library/analogdialogue/china/subscribe.html。欢迎提出您的宝贵意见；Facebook：www.facebook.com/analogdialogue；模拟对话博客：ez.analog.com/blogs/analogdialogue；电子邮件：dialogue.editor@analog.com或编辑Scott Wayne, [scott.wayne@analog.com]。

精密旋变数字转换器测量角位置和速度

作者: Jakub Szymczak、Shane O'Meara、Johnny S. Gealon和Christopher Nelson De La Rama

简介

旋变器和机电传感器可用于精确测量角位置,以可变耦合变压器的方式工作,其初级绕组和两个次级绕组之间的磁耦合量根据旋转部件(转子)位置而改变;转子通常安装在电机轴上。旋变器可部署在工业电机控制、伺服器、机器人、混合动力和全电动汽车中的动力系统单元以及要求提供精确轴旋转的其他许多应用中。旋变器在这些应用中可以长期耐受严苛条件,是恶劣环境下军用系统的完美选择。

标准旋变器的初级绕组位于转子上,两个次级绕组位于定子上。而另一方面,可变磁阻旋变器的转子上无绕组,其初级和次级绕组均在定子上,但转子的凸极(裸露极点)将次级正弦变化耦合至角位置。图1显示经典和可变磁阻旋变器。




图1. 经典旋变器与可变磁阻旋变器

如等式1所示,当正弦信号激励初级绕组R1-R2时,在次级绕组上会产生一个感应信号。耦合至次级绕组的信号大小与相对于定子的转子位置成函数关系,其衰减系数称为旋变器转换比。由于次级绕

表1. 旋变器关键参数

电气参数	典型范围	单位	说明
输入电压	3-7	V rms	建议施加在旋变器初级绕组R1-R2的激励信号幅度
输入频率	50-20,000	Hz	建议施加在旋变器初级绕组R1-R2的激励信号频率
转换比	0.2-1.0	V/V	初级和次级绕组信号幅度比
输入阻抗	100-500	Ω	旋变器输入阻抗
相移	±25	度	施加在初级绕组(R1-R2)上的激励信号和次级绕组(S3-S1, S2-S4)上的正弦/余弦信号之间的相移
极点数	1-3		每次机械旋转的电气旋转数

组机械错位90°,两路正弦输出信号彼此间的相位相差90°。旋变器输入和输出电压之间的关系如等式2和等式3所示。等式2为正弦信号,等式3为余弦信号。

$$R1-R2 = E_0 \sin \omega t \quad (1)$$

$$S3-S1 = T \times E_0 \sin \omega t \times \sin \theta \quad (2)$$

$$S2-S4 = T \times E_0 \sin \omega t \times \cos \theta \quad (3)$$

其中,θ是轴角,ω是激励信号频率,E₀是激励信号幅度,T是旋变器转换比。

两路输出信号由轴角的正弦和余弦信号调制。激励信号以及正弦和余弦输出信号的图示如图2所示。正弦信号在90°和270°时具有最大幅度,余弦信号在0°和180°时具有最大幅度。




图2. 旋变器电气信号示意图

旋变器传感器有一组独特的参数,在设计时应予以考虑。最重要的电气参数以及相关的典型规格汇总在表1中。

旋变数字转换器

采用正弦波参考信号激励初级绕组会在次级绕组上产生两路电磁感应差分输出信号(正弦信号和余弦信号)。旋变数字转换器(RDC)在旋变器和系统微处理器之间实现接口,采用这些正弦和余弦信号解码电机轴的角位置和旋转速度。

大部分RDC使用Type-II跟踪环路计算位置和速度。Type-II环路采用二阶滤波器,确保静止或恒定速度输入信号的稳态误差为零。RDC对两路输入信号进行同步采样,为跟踪环路提供数字化数据。使用这类环路的RDC最新实例,是ADI的完整10位至16位跟踪转换器AD2S1210,其片内可编程正弦振荡器提供初级绕组的激励信号。

如表1所示,典型旋变器需要一个低阻抗的3 V rms至7 V rms信号,才能驱动初级绕组。RDC采用5 V电源供电,提供典型值为7.2 V p-p差分信号的激励输出。该信号的幅度和驱动能力无法满足旋变器的输入规格。此外,旋变器最高可将信号衰减5倍,因此旋变器输出幅度不符合RDC输入幅度要求,如表2所示。

对此问题的一种解决方案是使用差分放大器增压初级端的正弦信号。该放大器必须要能够驱动低至100 Ω的负载。常见的做法是以大信号驱动初级端,以获得良好的信噪比。随后,便能以电阻分压器衰减输出正弦和余弦信号。

在很多工业和汽车应用中,噪声环境下使用RDC会使正弦和余弦线路上感应高频噪声。为了解决这一问题,应尽可能靠近RDC放置一个简单的差分低通滤波器。图3显示集成放大器和滤波器的典型旋变数字转换器接口。




图3. 典型旋变系统框图

表2. AD2S1210的RDC重要参数和数值

参数	典型值	单位	说明
输入电压	2.3-4.0	V p-p	正弦和余弦输入的差分信号范围
锁相范围	±44	度	RDC产生的激励信号与正弦和余弦输入之间的相移
角度精度	±2.5	弧分	RDC角度精度
分辨率	10, 12, 14, 16	位	RDC分辨率
速度精度	2	LSB	RDC提供的速度精度
跟踪速率	3125, 1250, 625, 156	rps	特定分辨率下的跟踪能力
建立时间	2.2, 6, 14.7, 66	ms	特定分辨率下针对179°步进变化的转换器响应时间

工作原理

图4显示RDC的工作框图。转换器通过产生一个输出角 ϕ 连续跟踪轴角 θ ,然后将其反馈并与输入角进行比较。当转换器跟踪位置时,两个角度之间的误差最小。




图4. AD2S1210工作原理图

为了测量误差,将正弦和余弦输入分别乘以 $\cos(\phi)$ 和 $\sin(\phi)$:

$$E_0 \sin \omega t \times \sin \theta \cos \phi \text{ (for } S3 - S1) \quad (4)$$

$$E_0 \sin \omega t \times \cos \theta \sin \phi \text{ (for } S2 - S4) \quad (5)$$

然后,求两者之差:

$$E_0 \sin \omega t \times (\sin \theta \cos \phi - \cos \theta \sin \phi) \quad (6)$$

最后,使用内部产生的合成基准解调信号:

$$E_0 (\sin \theta \cos \phi - \cos \theta \sin \phi) \quad (7)$$

对于较小的角度误差 $(\theta - \phi)$,运用三角恒等式 $E_0 (\sin \theta \cos \phi - \cos \theta \sin \phi) = E_0 \sin(\theta - \phi)$,即大致等于 $E_0 (\theta - \phi)$ 。 $E_0 (\theta - \phi)$ 是转子角度误差和转换器数字角度输出之差。Type-II跟踪环路消除了误差信号。完成该操作后, ϕ 等于旋转角 θ 。

RDC重要参数

选择合适的器件之前,工程师必须考虑表征旋变数字转换器的一系列参数。表2显示AD2S1210的RDC重要参数和规格,这些参数和规格奠定了同类一流转换器的基础。

误差源

完整系统的精度由RDC精度，以及旋变器、系统架构、线缆、激励缓冲器和正弦/余弦输入电路的误差所确定。最常见的系统误差来源是幅度失配、信号相移、失调和加速。

幅度失配是正弦和余弦信号达到峰值幅度(余弦为0°和180°，正弦为90°和270°)时，它们的峰峰值幅度之差。失配可以是旋变器绕组的变化产生的，也可以是旋变器和RDC正弦/余弦输入之间的增益产生的。等式3可以重新改写为：

$$S2 - S4 = T \times (1 + \delta) \times E_0 \sin \omega t \times \cos \theta \quad (8)$$

其中， δ 是余弦信号相对于正弦信号的幅度失配百分比。静态位置误差 ε 以弧度表示，定义如下：

$$\varepsilon = \frac{\delta}{2} \sin(2\theta) \quad (9)$$

等式9显示幅度失配误差以转速的两倍振荡， $\delta/2$ 最大值等于45°的奇数倍，并且在0°、90°、180°和270°时无误差。对于12位RDC而言，0.3%幅度失配将产生大约1 LSB的误差。

RDC可接受来自旋变器的差分正弦和余弦信号。旋变器移除载波上的所有直流分量，因此必须添加一个 $V_{REF}/2$ 直流偏置，以确保对于RDC而言，旋变器输出信号在正常工作范围内。SIN和SINLO输入或COS和COSLO输入之间的任何直流偏置失调都会引起额外的系统误差。

在正弦和余弦信号载波相互反相的象限内，共模失调引起的误差更严重。当位置范围为90°至180°，以及270°至360°时，就会出现这种情况，如图5所示。两端点之间的共模电压会使差分信号产生两倍于共模电压的失调。RDC是比率式的，因此输入信号幅度感知变化会导致位置产生误差。




图5. 旋变器象限

图6显示哪怕正弦和余弦信号的差分峰峰值幅度相等，输入信号的感知幅度也有所不同。在135°和315°时，误差最大。在135°时，理想系统中 $A = B$ ，但存在失调时 $A \neq B$ ，因此产生了感知幅度失配。




图6. 直流偏置失调

误差的另一个来源是差分相移，即旋变器正弦和余弦信号之间的相移。受耦合影响，所有旋变器上都会出现一些差分相移。只要存在微小的旋变残余电压或正交电压，即表示出现较小的差分相移。如果正弦和余弦信号线路的电缆长度不等，或者驱动不同的负载，也会产生相移。

余弦信号相对正弦信号的差分相位可以表示为：

$$S2 - S4 = T \times E_0 \sin(\omega t + \alpha) \times \cos \theta \quad (10)$$

其中， α 是差分相移。

求解 α 引起的误差，便可得到误差项 ε ：

$$\varepsilon = \frac{\alpha^2}{2} \times 0.5 \quad (11)$$

其中， α 和 ε 的单位为弧度。

大部分旋变器还会在激励参考信号和正弦/余弦信号之间产生相移，导致额外的误差 ε ：

$$\varepsilon = 0.53 \times \alpha \times \beta \quad (12)$$

其中， β 是正弦/余弦信号和激励参考信号之间的相移。

通过选择具有较小残余电压的旋变器、确保正弦和余弦信号采取完全相同的处理方式并消除参考相移，则可将此误差降至最小。

在静态工作条件下，激励基准信号和信号线之间的相移不会影响转换器精度，但由于转子阻抗和目标信号的无功分量，运动中的旋变器会产生速度电压。速度电压位于目标信号象限内，它仅在运动时产生，在静态角度下并不存在。其最大幅度为：

$$\text{Speed_Voltage} = \frac{\text{Motor_Speed}}{\text{Excitation_Frequency}} \quad (13)$$

在实际旋变器中，转子绕组同时含有无功和阻性分量。当转子存在速度但又处于静止状态时，阻性分量会在参考激励中产生非零相移。激励的非零相移与速度电压共同导致跟踪误差，可近似计算如下：

$$\varepsilon = \beta \times \text{Speed_Voltage} \quad (14)$$

为了补偿旋变器参考激励和正弦/余弦信号之间的相位误差，AD2S1210采用内部滤波后的正弦和余弦信号来合成与参考频率载波相位一致的内部参考信号。它通过确定正弦或余弦(取较大者，以改善相位精度)的过零并评估旋变器参考激励相位，便可降低参考信号和正弦/余弦输入信号之间的相移至 10° 以内，并在 $\pm 44^\circ$ 相移情况下工作。合成参考模块的框图如图7所示。




图7. 合成参考

相比Type-I环路，Type-II跟踪环路的优势是恒定速度下不会产生位置误差。然而，哪怕在完美平衡的系统中，加速度也会产生误差项。

加速度产生的误差量由控制环路响应确定。图8显示AD2S1210的环路响应。




图8. AD2S1210环路响应

环路加速度常数 K_a 可以表示为：

$$K_a = \frac{k1 \times k2 \times c^2 (1 - a)}{T^2 (1 - b)} \quad (15)$$

其中，环路系数随分辨率、输入信号幅度和采样周期的变化而改变。AD2S1210在每个 CLK_{IN} 周期中进行两次采样。

加速度产生的跟踪误差便可计算如下：

$$\text{Tracking Error} = \frac{\text{Input Acceleration}}{K_a} \quad (16)$$

图9显示不同分辨率设置下的角度误差与加速度的关系。




图9. 角度误差与加速度的关系

表3. RDC系统响应参数

参数	说明	10位分辨率	12位分辨率	14位分辨率	16位分辨率
k1	ADC增益	输入电压/基准电压 = $(3.15/2)/2.47$ (标称值)			
k2	误差增益	$12\pi \times 10^6$	$36\pi \times 10^6$	$164\pi \times 10^6$	$132\pi \times 10^6$
a	补偿器零点系数	8187/8192	4095/4096	8191/8192	32,767/32,768
b	补偿器极点系数	509/512	4085/4096	16,359/16,384	32,757/32,768
c	积分器增益	$1/2^{20}$	$1/2^{22}$	$1/2^{24}$	$1/2^{26}$
T	采样周期	$1/(\text{CLK}_{\text{IN}}/2)$			

输入滤波器

为获得最佳的系统精度，可将旋变器输出直接连接至AD2S1210 SIN、COS、SINLO和COSLO引脚，减少失配或相移。但是，该方法并非始终有效。可能需要衰减旋变器的正弦和余弦信号，以匹配RDC的输入规格；由于环境噪声干扰严重，可能需要对信号进行过滤，并且旋变器的连接器还可能需要提供ESD或短路保护。

图10显示旋变器和AD2S1210之间的典型接口电路。串联电阻和二极管理提供适当的保护，降低外部事件(如ESD或电源/接地短路)的能量。这些电阻和电容部署了低通滤波器，可以减少由于驱动电机而耦合至旋变器输入端的高频噪声。可能还需要衰减旋变器的正弦和余弦输入信号，以便符合RDC的输入电压规格。这可以通过添加一个电阻 R_A 来实现。AD2S1210集成内部偏置电路，可将SIN、SINLO、COS和COSLO偏置为 $V_{REF}/2$ 。该微弱的偏置可轻松过载，一种简单的实现方法是采用47 k Ω 电阻 R_B ，它可将信号偏置为2.5 V。




图10. 接口电路

激励缓冲器

通常需要使用缓冲器来驱动旋变器的低阻抗输入。有很多种方法可以部署该激励缓冲器，本文介绍其中的两种方法。第一种电路常用于汽车和工业设计中，第二种电路以高输出电流放大器代替标准推挽式架构，简化了设计。

图11所示之高电流驱动器可放大参考振荡器的输出，并对其进行电平转换操作。驱动器使用双通道、低噪声、精密运算放大器AD8662，以及一个分立式发射极跟随器输出级。缓冲器翻版电路提供全差分信号，驱动旋变器的初级绕组。




图11. 使用运算放大器AD8662的高电流参考缓冲器(具有推挽式输出)

该高电流缓冲器提供针对标准旋变器优化的驱动能力、增益范围和带宽，可进行调节以便满足特定应用和传感器的要求，但其复杂的设计带来了一系列缺点，比如元件数、PCB尺寸、成本和进行修改以满足特定应用所需的工程设计时间。

通过采用放大器代替AD8662，可以优化该设计；放大器提供直接驱动旋变器所需的高输出电流，简化了设计，无需使用推挽级。

图12中的高电流驱动器采用高电流双通道运算放大器AD8397，该器件具有轨到轨输出，可以放大参考振荡器输出信号并对其进行电平转换，优化旋变器接口。AD8397具有低失真、高输出电流和宽动态范围特性，非常适合与旋变器一同使用。在32 Ω 负载情况下，该器件具有310 mA电流能力，无需使用传统的推挽级便可为旋变器提供所需的电源，从而简化驱动器电路，并降低功耗。翻版电路提供全差分信号，驱动初级绕组。AD8397采用8引脚SOIC封装，额定工作温度为 -40°C 至 $+125^{\circ}\text{C}$ 扩展工业温度范围。




图12. 基于运算放大器AD8397的高电流参考缓冲器

可以修改无源元件值，以改变输出幅度和共模电压；输出幅度由放大器增益 $R2/R1$ 设置，而共模电压由 $R3$ 和 $R4$ 设置。

电容 $C1$ 和电阻 $R2$ 组成低通滤波器，最大程度降低EXC和EXC-输出端的噪声。应当以最大程度降低载波的相移为标准选择电容。激励输出和正弦/余弦输入之间的总相移不应超过RDC的锁相范围。电容为可选元件，因为经典旋变器可以很好地过滤高频分量。

图13显示AD8397参考缓冲器与传统推挽电路的对比。FFT分析仪测量AD2S1210激励信号的基波和谐波功率。




图13. 缓冲器AD8397与推挽缓冲器AD8662

在两种配置中，基波功率几乎没有差异，但缓冲器AD8397的谐波更低。虽然AD8397电路的失真略低，但两个缓冲器的性能相当。相比传统电路，省略推挽级可以简化设计、减少空间并降低功耗。

结论

与旋变数字转换器AD2S1210一同使用时，旋变器可以为电机控制应用的位置和速度测量提供高精度、性能稳定的控制系统。为了获得最佳的整体性能，需要使用基于AD8662或AD8397的缓冲器电路以放大激励信号，同时提供旋变器所需的驱动强度。为了使系统更为完整，可以按需采用基本输入电路提供信号调理。如同所有混合信号机电一体化信号链，设计精确系统时必须十分仔细地考虑到所有误差来源。AD2S1210具有可变的分辨率，可以生成参考信号，并集成片内诊断功能，是旋变器应用的理想RDC解决方案。该器件同时提供工业级和汽车级产品。

参考文献

- 电路笔记CN-0276: [高性能、10位至16位旋变数字转换器](#)
 电路笔记CN-0192: [用于AD2S1210旋变数字参考信号输出的高电流驱动器](#)

作者简介

Jakub Szymczak [jakub.szymczak@analog.com] 是爱尔兰利默里克精密转换器部的应用工程师。他从波兰弗罗茨瓦夫理工大学毕业并获得电气工程硕士学位后，于2007年加入ADI公司。



Shane O'Meara [shane.omeara@analog.com] 是ADI公司的应用工程师。他于2011年加入ADI公司，就职于爱尔兰利默里克的精密转换器应用部门。他毕业于利默里克大学，获电子工程学士学位。



Johnny S. Gealon [johnny.gealon@analog.com] 毕业于菲律宾棉兰老州立大学伊利甘理工学院并获得电子和通信工程学士学位。在任职于菲律宾ROHM LSI Design公司PCB布局工程师三年之后，他修完了台湾省国立台北大学的IC设计研究生学分。Johnny于2011年加入ADGT，第一年任职HAD和PMP产品的测试开发工程师，目前是一名PAD产品应用工程师。



Christopher Nelson De La Rama

[christopher.delarama@analog.com] 是ADI公司的产品应用工程师。他于2011年加入ADI公司位于菲律宾甲米地垂亚斯将军城的产品应用部。Christopher毕业于菲律宾圣卡洛斯大学(科技中心)，并获得电子和通信工程学士学位。



可调节输出低压差稳压器的降噪网络

作者: Glenn Morita

简介

低压差稳压器(LDO)可用来为高速时钟、模数转换器、数模转换器、压控振荡器和锁相环这些电路供电。噪声对于高性能模拟电路的设计人员而言极为重要。降低噪声的关键是保持LDO噪声增益接近单位增益,且不影响交流性能或直流闭环增益。

本文描述简单的RC网络如何降低可调节输出低压差稳压器的输出噪声。本文通过实验数据来演示这一简单方法的有效性。虽然RC网络的主要目的是降噪,但它也能改善电源抑制和负载瞬态响应。

图1显示典型可调节输出LDO的简化框图。输出电压 V_{OUT} 等于基准电压与误差放大器直流闭环增益的乘积: $V_{OUT} = V_R \times (1 + R1/R2)$, 其中 $(1 + R1/R2)$ 是误差放大器的直流闭环增益。

误差放大器噪声 V_N 和基准电压噪声 V_{RN} 放大相同的倍数,使输出噪声与设定的输出电压成比例增加。这使得输出电压上的噪声比参考电压高但小于2倍输出噪声适度增加但在敏感应用中哪怕这种适度增加都有可能无法接受。




图1. 显示内部噪声源的可调节LDO简化框图

LDO噪声

LDO的主要噪声源是内部基准电压和误差放大器。当今的器件工作时内部偏置电流为几百nA或更低,可实现高达15 μ A的静态电流。这些小电流需要使用高达1 G Ω 的偏置电阻,使得误差放大器和基准电压电路相比分立式部署更为嘈杂。典型LDO采用电阻分压器设置输出电压,因此噪声增益等于交流闭环增益,其结果与直流闭环增益相同。

降低LDO噪声

两种降低LDO噪声的主要方法是过滤基准电压,以及降低误差放大器的噪声增益。某些LDO可采用外部电容过滤基准电压。事实上,

许多所谓的超低噪声LDO都需要使用外部降噪电容来实现其低噪声性能。这项技术的缺点是误差放大器噪声和任何残留的基准电压噪声依然会通过交流闭环增益放大。这使得噪声与输出电压成正比。降低误差放大器的噪声增益可使LDO的输出噪声不随输出电压上升而大幅增加。不幸的是,这对于固定输出LDO而言是不可行的,因为反馈节点不易获得。然而幸运的是,该节点在可调节输出LDO中容易获得。

图2显示的是一个可调节输出LDO,其中R1和R2设置输出电压。由R3和C1构成的网络可降低误差放大器的交流增益。为确保具有低相位裕量(或者非单位增益稳定)LDO的稳定性,选择R3将放大器的高频增益设为1.1左右。如需降低1/f区的噪声,则需选择C1将低频零点设为10 Hz以下。




图2. 降低可调节输出LDO噪声增益的简单RC网络

图3将交流闭环增益(其降噪网络经过适当设计)与开环增益以及未经修改的闭环增益进行比较。采用降噪网络后,在大部分带宽中交流增益接近单位增益,因此基准电压噪声和误差放大器噪声放大的程度较低。




图3. LDO环路增益与频率的关系(带降噪网络)

图4显示降噪网络对ADP125 LDO噪声谱密度的影响。该曲线比较了使用和不使用降噪网络时，4 V电压下的噪声谱密度，以及单位增益下的噪声谱密度。

可看到在20 Hz至2 kHz范围内，噪声性能得到了极大的改善。在R1和C1组成的零点之上，采用降噪网络的噪声特性与单位增益时基本相同。噪声谱密度曲线在20 kHz以上融合，这是因为误差放大器的闭环增益与开环增益相交，无法进一步降低噪声增益。




图4. 可调节输出LDO ADP125的噪声谱密度

电源抑制

此频率范围内的电源抑制比(PSRR)同样得到了改善。PSRR衡量电路抑制电源输入端出现的外来信号(噪声和纹波)，使这些干扰信号不至于破坏电路输出的能力。PSRR定义为： $PSRR = VE_{IN}/VE_{OUT}$ 。这还可以用dB表示： $PSR = 20 \times \log(VE_{IN}/VE_{OUT})$ ，其中 VE_{IN} 和 VE_{OUT} 为出现在输入端和输出端的外来信号。

对于大部分模拟电路，PSR用于为电路内部供电的引脚。然而，对于LDO，输入引脚不仅为内部电路供电，还为稳压输出提供负载电流。

改善PSR

使用降噪网络降低可调节输出LDO输出噪声还有另一个优势，即还能改善低频PSR。图2中的R1、R3和C1形成超前-滞后网络，其零点大致在 $1/(R1 \times C1)$ 处，极点大致在 $1/(R3 \times C1)$ 处。超前-滞后网络为补偿环路提供正反馈功能，因此能改善PSR。对于低于闭环增益和开环增益融合的频率而言，若改善的量以dB表示，则数值约为 $20 \times \log(1 + R1/R3)$ 。

图5显示降噪网络对可调节输出LDO ADP7102所产生的影响。若输出为9V，则 $R1 = 64 \text{ k}\Omega$ 、 $R2 = 10 \text{ k}\Omega$ 、 $R3 = 1 \text{ k}\Omega$ 、 $C1 = 1 \mu\text{F}$ 。R1和C1在大约2.5 Hz时建立的零点证明10 Hz以上PSRR得到了改善。在100 Hz至1 kHz范围内，总PSRR增加约17 dB。改善情况直到约20 kHz处才有所下降；在该处，开环增益和闭环增益融合。




图5. 使用和不使用降噪网络的可调节输出LDO ADP7102/ADP7104的PSRR

瞬态负载改善

降噪网络还能改善LDO的瞬态负载响应。同样，R1、R3和C1执行补偿环路的前馈功能。负载瞬态的高频分量——由未经衰减的误差放大器检测——允许误差放大器快速响应负载瞬态。图6显示使用与不使用降噪网络时的ADP125负载瞬态响应情况。使用降噪网络后，LDO能在50 μs 内响应负载瞬态，而不使用降噪网络时为500 μs 。




图6. 可调节输出LDO ADP125的瞬态负载响应 (a)不使用降噪网络(b)使用降噪网络

对启动时间的影响

降噪网络的一个缺点是它会极大地增加启动时间。图7显示使用与不使用降噪网络时的ADP125启动时间。正常启动时间约为600 μs 。若 $C1 = 10 \text{ nF}$ ，则启动时间增至6 ms；若 $C1 = 1 \mu\text{F}$ ，则增至600 ms。对于电路完全上电后不再开关LDO的应用而言，启动时间增加应该不是问题。






图7. 可调节输出LDO ADP125的启动时间(a)不使用降噪网络 (b)使用降噪网络, $C1 = 10 \text{ nF}$ (c)使用降噪网络, $C1 = 1 \mu\text{F}$

结论

通过添加一个简单的RC降噪网络，便可明显改善可调节输出LDO的噪声、电源抑制和瞬态性能，为高速时钟、模数转换器、数模转换器、压控振荡器和锁相环等噪声敏感型应用带来极大的优势。

ADP125、ADP171、ADP1741、ADP1753、ADP1755、ADP7102、ADP7104和ADP7105等LDO均具有这种通用架构，并将极大地受益于降噪网络的使用。该技巧可用于与图2所示相似的LDO架构，在该架构中，基准电压噪声和误差放大器噪声均由直流闭环增益放大，因此输出噪声与输出电压成比例关系。

较新的超低噪声LDO——比如ADM7151——不会得益于此降噪网络，因为该架构采用单位增益LDO误差放大器，所以基准电压等于输出电压。此外，内部基准电压滤波器极点低于1 Hz，可极大地过滤基准电压，并消除几乎全部基准电压噪声影响。

参考文献


Glenn Morita, 低压差调节器——为什么旁路电容的选择很重要, 模拟对话, 第45卷第1期, 2011年。

Glenn Morita, 应用笔记AN-1120, 低压差(LDO)调节器的噪声源, ADI公司, 2011年。

作者简介

Glenn Morita [glenn.morita@analog.com]

于1976年获得华盛顿州立大学电气工程学士(BSEE)学位。毕业后加入Texas Instruments公司，期间参与研制旅行者号太空探测用红外分光仪。之后，Glenn一直从事仪器仪表、军用和航空航天以及医疗行业的装置设计工作。2007年，他加入ADI公司，成为华盛顿州贝尔维尤电源管理产品团队的一名应用工程师。他拥有25年以上的线性和开关模式电源设计经验，所设计电源的功率范围从微瓦到千瓦不等。Glenn拥有两项利用体热能量给植入式心脏除颤器供电方面的专利，以及另外一项延长外部心脏除颤器电池使用寿命的专利。闲暇时，他喜欢收集矿石、雕琢宝石、摄影和逛国家公园。



如何在对电桥传感器进行电路设计时避免陷入困境

作者: Gustavo Castro和Scott Hunt

仪表放大器可以调理传感器生成的电信号,从而实现这些信号的数字化、存储或将其用于控制信号一般较小,因此,放大器可能需要配置为高增益。另外,信号可能会叠加大共模电压,也可能叠加大直流失调电压。精密仪表放大器可以提供高增益,选择性地放大两个输入电压之间的差异,同时抑制两个输入中共有的信号。

惠斯登电桥是这种情况的经典例子,但像生物传感器一类的原电池具有类似的特性。电桥输出信号为差分信号,因此,仪表放大器是高精度测量的首选。理想情况下,无负载电桥输出为零,但仅当所有四个电阻均完全相同时,这种情况方为真。假如有一个以分立式电阻构建的电桥,如图1所示。最差情况差分失调 V_{OS} 为

$$V_{OS} = \pm V_{EX} \frac{TOL}{100} \quad (1)$$

其中, V_{EX} 为电桥激励电压, TOL为电阻容差(单位为百分比)。




图1. 惠斯登电桥失调

例如,在各元件的容差均为0.1%且激励电压为5 V时,差分失调可以高达±5 mV。如果需要400的增益来实现所需电桥灵敏度,则放大器输出端的失调变成±2 V。假设放大器由同一电源驱动,并且其输出可以轨到轨摆动,则仅电桥失调就可能消耗掉80%以上的输出摆幅。在行业要求电源电压越来越小的趋势下,这个问题只会变得更加糟糕。

传统的三运放仪表放大器架构(如图2所示)有一个差分增益级,其后为一个减法器,用于移除共模电压。增益施加于第一级,因此,失调放大的倍数与目标信号相同。因此,将其移除的唯一方法是在参考(REF)端施加反电压。这种方法的主要不足在于,如果放大器的第一级已经饱和,则调节REF上的电压并不能更正失调。克服这点不足的几种方法包括:

- 根据具体情况,以外部电阻对电桥分流,但对于自动化生产来说,这是不现实的,而且在出厂后是无法调整的
- 减少第一级增益,通过微调REF上的电压来移除失调,并再添一个放大器电路以实现所需增益
- 减少第一级增益,以高分辨率ADC完成数字化输出,并在软件中移除失调

后两种选项还需要考虑最差情况下与原始失调值的偏差,从而进一步减少第一级的最大增益。这些解决方案并不理想,因为它们需要额外的电源、电路板空间或成本,来达到高CMRR和低噪声的目标。另外,交流耦合并不是测量直流或超慢移动信号的一种选择。




图2. 三运放仪表放大器拓扑结构

间接电流反馈(ICF)仪表放大器(如AD8237和AD8420)可在放大之前移除失调。图3显示ICF拓扑结构原理图。




图3. 间接电流反馈仪表放大器拓扑结构

该仪表放大器的传递函数在形式上与经典三运放拓扑结构的传递函数相同,其计算公式为

$$V_{OUT} = \left(1 + \frac{R_2}{R_1}\right) (V_{+IN} - V_{-IN}) + V_{REF} \quad (2)$$

由于输入之间的电压等于反馈(FB)与参考(REF)端子之间的电压时,放大器的反馈要求可得到满足,因此,我们可将该公式重写为

$$V_{OUT} = \left(1 + \frac{R_2}{R_1}\right) (V_{FB} - V_{REF}) + V_{REF} \quad (3)$$

这意味着，引入一个等于反馈和参考端子之间失调的电压，即使在存在大输入失调的情况下，也可将输出调整为零伏特。如图4所示，该调整可以通过以下方法实现：从一个简单的电压源(如低成本DAC)或者来自嵌入式微控制器的滤波PWM信号，通过电阻 R_A 将一个小电流注入反馈节点。




图4. 带失调移除功能的高增益电桥电路

设计步骤

据等式(3)， R_1 与 R_2 之比将增益设为：

$$G = \left(1 + \frac{R_2}{R_1}\right) \quad (4)$$

设计师必须确定电阻值。较大电阻值可降低功耗和输出负载；较小值可限制FB输入偏置电流和输入阻抗误差。如果 R_1 和 R_2 的并联组合大于约30 k Ω ，则电阻开始引起噪声。表1显示了一些建议值。

表1. 各种增益的推荐电阻(1%电阻)

R_1 (k Ω)	R_2 (k Ω)	增益
无	短路	1
49.9	49.9	2
20	80.6	5.03
10	90.9	10.09
5	95.3	20.06
2	97.6	49.8
1	100	101
1	200	201
1	499	500
1	1000	1001

为了简化 R_A 值的查找过程，假设采用双电源运行模式，有一个接地REF端子和一个已知的双极性调整电压 V_A 。这种情况下的输出电压可通过以下公式计算：

$$V_{OUT} = \left(1 + \frac{R_2}{R_1} + \frac{R_2}{R_A}\right)V_{IN} - \frac{R_2}{R_A}V_A \quad (5)$$

注意，从 V_A 至输出的增益为反相。 V_A 的增加会使输出电压降低，比值为 R_2 和 R_A 之比。此比值下，可以针对给定的输入失调，使调整范围达到最大。由于调整范围指向增益之前的放大器输入，因此，即使在低分辨率源的情况下，也可实施微调。由于 R_A 一般都比 R_1 大得多，因此，我们可以得到等式(5)的近似值：

$$V_{OUT} = \left(1 + \frac{R_2}{R_1}\right)V_{IN} - \frac{R_2}{R_A}V_A \quad (6)$$

为了找到一个 R_A 值以允许最大失调整范围 $V_{IN(MAX)}$ ，在给定调整电压范围 $V_{A(MAX)}$ 的情况下，使 $V_{OUT} = 0$ ，求 R_A ，结果得到

$$R_A = \left(\frac{R_1 R_2}{R_1 + R_2}\right) \frac{V_{A(MAX)}}{V_{IN(MAX)}} \quad (7)$$

其中， $V_{IN(MAX)}$ 为传感器预期的最大失调。等式(5)同时显示，调整电路的插入会修改从输入到输出的增益。即使如此，其影响一般也很小，增益可以重新计算为：

$$Gain = \left(1 + \frac{R_2}{R_1} + \frac{R_2}{R_A}\right) \quad (8)$$

一般地，对于单电源电桥调理应用，参考端的电压应大于信号地。如果电桥输出可以在正负间摆动，情况尤其如此。如果基准电压源由一个低阻抗源(如分阻器和缓冲器)驱动至电压 V_{REF} ，如图5所示，则等式(5)变为：

$$V_{OUT} = \left(1 + \frac{R_2}{R_1} + \frac{R_2}{R_A}\right)V_{IN} - \frac{R_2}{R_A}(V_A - V_{REF}) + V_{REF} \quad (9)$$

如果相对于原始等式中的 V_{REF} 取 V_{OUT} 和 V_A ，则可得到相同的结果。 $V_{A(MAX)} - V_{REF}$ 也应替换等式(7)中的 $V_{A(MAX)}$ 。

设计示例

假设有一个单电源电桥放大器，如图4所示，其中，用3.3V电压来激励电桥并驱动放大器。满量程电桥输出为 ± 15 mV，失调可能处于 ± 25 -mV的范围。为了取得所需灵敏度，放大器增益需为100，ADC的输入范围为0V至3.3V。由于电桥的输出可以为正，也可以为负，因此，其输出指向中间电源或1.65V。只需通过施加100的增益，失调本身即会强制使放大器输出处于 -0.85 V至 $+4.15$ V的范围内，这超过了电源轨。

这个问题可通过图5所示的电路来解决。电桥放大器A1是一个像AD8237一样的ICF仪表放大器。放大器A2，带 R_4 和 R_5 ，将A1的零电平输出设为中间电源。 $AD5601$ 8位DAC对输出进行调整，通过 R_A 使电桥失调为0。然后，放大器的输出由 $AD7091$ 低功耗12位ADC数字化。




图5. 针对单电源工作模式而修改的失调移除电路

从表1可以发现,增益为101时, R_1 和 R_2 需为1 k Ω 和100 k Ω 。电路包括一个可以在0 V至3.3 V范围内摆动,或者在1.65 V基准电压左右摆动 ± 1.65 V。为了计算 R_A 的值,我们使用等式(6)。其中, $V_{A(MAX)} = 1.65$ V且 $V_{IN(MAX)} = 0.025$ V, $R_A = 65.347$ k Ω 。当电阻容差为1%时,最接近的值为64.9 k Ω 。然而,这没有为源精度和温度变化导致的误差留下任何裕量,因此,我们选择一个常见的49.9-k Ω 低成本电阻。这样做的代价是调整分辨率降低了,结果导致略大的调整后失调。

从等式(7),我们可以算出额定增益值为103。如果设计师希望得到接近目标值100的增益值,最简单的办法是使 R_2 的值降低3%左右,至97.6 k Ω ,结果对 R_A 的的影响非常小。在新的条件下,额定增益为100.6。

由于DAC可以摆动 ± 1.65 V,因此,总失调整范围可通过由 R_A 以及 R_1 和 R_2 的并联组合形成的分压器给定,其计算方法如下:

$$V_{A_RANGE} = \left(\frac{R_1 \parallel R_2}{R_1 \parallel R_2 + R_A} \right) V_{A(MAX)} = \frac{0.99 \text{ k}\Omega}{0.99 \text{ k}\Omega + 49.9 \text{ k}\Omega} (\pm 1.65 \text{ V}) = \pm 32.1 \text{ mV} \quad (10)$$

在 ± 25 -mV最大电桥失调范围内, ± 32.1 -mV的调整范围可提供28%的额外调整裕量。对于8位DAC,调整步长为

$$V_{A_STEP} = \frac{2 \times V_{IN(MAX)}}{2^n} = \frac{64.2 \text{ mV}}{256} \approx 250 \mu\text{V} \quad (11)$$

对于250- μ V调整分辨率,输出端的最大残余失调为12.5 mV。

R_3 和 C_1 的值可以通过ADC数据手册中的建议值或参考文献2来确定。对于采样率为1 MSPS的AD7091,这些值为51 Ω 和4.7 nF。在以较低速率采样时,可以使用较大的电阻或电容组合,以进一步减少噪声和混叠效应。

该电路的另一个优势在于,可以在生产或安装时完成电桥失调整。如果环境条件、传感器迟滞或长期漂移对失调值有影响,则可重新调整电路。

受其真轨到轨输入影响,AD8237最适合采用超低电源电压的电桥应用。对于要求较高电源电压的传统工业应用,AD8420不失为一款良好的替代器件。该ICF仪表放大器采用2.7 V至36 V电源供电,功耗低60%。

表2是对两款仪表放大器进行了比较。都使用了最小和最大规格。有关更多详情和最新信息,请参见产品数据手册。

表2. AD8237和AD8420比较

技术规格	AD8237	AD8420
技术	CMOS(零漂移)	双极性
静态电源电流	130 μ A	80 μ A
电源电压范围	1.8 V至5.5 V	2.7 V至36 V
输入电压范围	$-V_S - 0.3$ V至 $+V_S + 0.3$ V	$-V_S - 0.15$ V至 $+V_S - 2.2$ V
差分输入电压限值	$\pm (V_S - 1.2)$ V	± 1 V
轨到轨输出	是	是
CMRR($G = 100$, dc至60 Hz)	114 dB	100 dB
失调电压	75 μ V	125 μ V
失调电压漂移	0.3 μ V/ $^{\circ}$ C	1 μ V/ $^{\circ}$ C
电压噪声频谱密度	68 nV/ $\sqrt{\text{Hz}}$	55 nV/ $\sqrt{\text{Hz}}$
增益误差($G = 100$)	0.005%	0.1%
增益漂移	0.5 ppm/ $^{\circ}$ C	10 ppm/ $^{\circ}$ C
带宽, -3 dB ($G = 100$)	HBW模式下 为10 kHz	2.5 kHz
封装	8-lead MSOP	8-lead MSOP

参考文献

AN212 Application Note. Handling Sensor Bridge Offset. Honeywell International Inc., Rev 05-05.

HMC1001/HMC1002/HMC1021/HMC1022 1- and 2-Axis Magnetic Sensors Data Sheet. Honeywell International Inc., 2008.

3Kitchin Charles和Lew Counts, 仪表放大器应用工程师指南, 第三版, ADI公司, 2006年。4NPC-410系列数据手册, GE Sensing, 2006年。

Product Training Module. Indirect Current Feedback Instrumentation Amplifier Applications Guide. Digi-Key Corporation.

Walsh, Alan. “精密SAR模数转换器的前端放大器和RC滤波器设计。”模拟对话, 第46卷, 2012年。

作者简介

Gustavo Castro [gustavo.castro@analog.com] 是马萨诸塞州威明顿市精密信号调理部门的应用工程师。2011年1月加入ADI公司之前,他曾经从事数字万用表及直流源等高精度仪器仪表设计工作达10年。2000年,他从墨西哥蒙特利技术学院获得电子工程学士学位。他拥有两项专利。



Scott Hunt [scott.hunt@analog.com] 是线性产品部(马萨诸塞州威明顿市)的一名产品应用工程师。他获得伦斯勒理工学院电气工程学士学位后,于2011年加入ADI。Scott专门从事集成精密放大器技术工作,包括仪表放大器、差分放大器和热电偶放大器。



双环路时钟发生器可清除抖动并提供多个高频输出

作者: Kyle Slightom

随着数据转换器的速度和分辨率不断提升,对具有更低相位噪声的更高频率采样时钟源的需求也在不断增长。时钟输入面临的积分相位噪声(抖动)是设计师在设计蜂窝基站、军用雷达系统和要求高速和高性能时钟信号的其他设计时面临的众多性能瓶颈之一。普通系统有多个低频噪声信号,PLL可将其上变频至更高频率,以便为这些器件提供时钟。单个高频PLL可以解决频率转换问题,但很难设计出环路带宽足够低,从而能够滤除高噪声参考影响的PLL。搭载低频高性能VCO/VCXO和低频环路带宽的PLL可以清除高噪声参考,但无法提供高频输出。高速和噪声过滤可以通过结合两个PLL同时实现:先是一个低频窄环路带宽器件(用于清除抖动),其后是一个环路带宽较宽的高频器件。

有些现代双环路模拟PLL集成于单个芯片之上,允许设计师减少低频参考抖动,同时还能提供高频、低相位噪声输出。这就节省了宝贵的PCB电路板面积,而且允许要求不同频率的多个器件以同一相对齐源为时钟源。

AD9523、AD9523-1和AD9524时钟发生器(如图1所示)由两个串联模拟PLL构成。第一个PLL(PLL1)清除参考抖动,第二个PLL(PLL2)生成高频相位对齐输出。PLL2也可生成高基频,再以此为基础衍生出各种低频。PLL1使用一个外部低频VCXO和一个部分嵌入式三阶环路滤波器来构成一个PLL,其环路带宽范围为30 Hz至100 Hz。该环路的带宽直接影响将传播至输出的参考输入相位噪声量。PLL2使用一个内部高速VCO(中心频率为3.8 GHz,AD9523-1为3 GHz)和一个部分嵌入式三阶环路滤波器,其额定环路带宽约为500 kHz。该内部VCO的带宽和相位噪声会直接影响整体输出的宽带相位噪声。




图1. AD9523-1的功能框图

许多工程师把双环路PLL当作频率转换器,可减少固定量的参考输入抖动,但更加准确的做法是将其视为低相位噪声频率转换器,其性能受到各个PLL的环路带宽以及VCO/VCXO的相位噪声曲线的影响。

ADIsimCLK™仿真工具为确定参考相位噪声对双环路PLL输出相位噪声的影响提供了一种简便的方法。本例使用ADIsimCLK来模拟高噪声参考对AD9523-1整体相位噪声的影响。图2所示为一个仿真122.88 MHz参考输入的典型相位噪声曲线。




图2. 122.88 MHz时的参考相位噪声曲线

PLL1依赖高性能VCXO和低频环路带宽来衰减参考相位噪声,从而允许VCXO的相位噪声占据主导地位。本例采用一个Crystek CVHD-950 VCXO来生成与参考输入相同的输出频率。这幅图直接比较了PLL1输出端出现的参考相位噪声量。图3对Crystek CVHD-950 VCXO的相位噪声曲线与参考输入相位噪声进行了比较。




图3. 122.88 MHz时的Crystek CVHD-950相位噪声曲线

图4和表1所示为ADIsimCLK配置参数，这些参数用来仿真针对图3所示参考输入和PLL1 VCXO相位噪声曲线，AD9523-1的PLL1输出相位噪声响应情况。表2所示为ADIsimCLK在这些设置下生成的PLL1环路滤波器值。




图4. ADIsimCLK v1.5中的AD9523-1配置

表1. PLL1配置参数

可变	值
VCXO工作频率	122.88 MHz
参考频率	122.88 MHz
输出频率	122.88 MHz
R分频器	2
N分频器	2
电荷泵电流	6 μ A
Crystek CVHD-950的 K_{VCO}	3.07 kHz/V
所需环路带宽	30 Hz
所需相位裕量	75°

表2. ADIsimCLK产生的PLL1环路滤波器元件值

可变	值
C_{POLE1}	1.5 nF
R_{ZERO}	10 k Ω
C_{EXT}	4.7 μ F
R_{POLE2}	165 k Ω
C_{POLE2}	337 pF

图5展示的是通过ADIsimCLK生成的PLL1在122.88 MHz条件下的仿真输出(实线)，以及高噪声122.88 MHz参考频率的原始相位噪声曲线(虚线)。请注意，PLL1的输出相位噪声远远低于原始参考输入相位噪声。PLL1的环路带宽会显著衰减参考频率的相位噪声，使VCXO的低相位噪声曲线可以在30 Hz环路滤波器截止频率之后占据主导地位。如果参考相位噪声在全部偏移频率上都在增加，则输出相位噪声将只会随PLL1环路带宽而增加。




图5. 采用高抖动参考频率的PLL1输出相位噪声

图6和图7展示的是AD9523-1 PLL1输出，其相位噪声比图2中的高噪声参考频率分别高出6 dB和12 dB。在频偏约20 kHz以外，PLL1的输出相位噪声由其环路设置和VCXO的性能所主导。因此，由于积分范围始于20 kHz失调，抖动性能只会略微变化，尽管参考输入相位噪声会增加12 dB。这是在设计时使PLL1具备低环路带宽并使用低相位噪声VCXO带来的直接结果。必须使用具有低 K_{VCO} 的低频、高性能VCXO来形成足够低的PLL1环路带宽，以便实现抖动的清除。PLL1的低相位噪声输出充当PLL2的参考频率，以形

成相位对齐、频率更高的输出。

PLL2含有一个内部VCO (其中中心频率为3 GHz)，最高支持1 GHz的输出频率。为了比较高噪声输入参考频率和AD9523系列器件的整体相位噪声，需要在122.88 MHz下考察所得到的相位噪声(F_{VCO} 除以24)。注意，PLL2的输出一般用于频率转换或高频输出。表3所示为输入ADIsimCLK的PLL2配置参数。表4所示为ADIsimCLK在这些设置下生成的PLL2环路滤波器值。




图6. 采用各种参考频率的PLL1输出相位噪声





图7. 采用各种参考频率的PLL1输出相位噪声(放大图)

表3. PLL2配置参数

可变	值
VCO工作频率	2949.12 MHz
来自PLL1的参考频率	122.88 MHz
倍频器使能?	是
输出频率	122.88 MHz
R分频器	1
N分频器	12
M1分频器	3
输出分频器	8
电荷泵电流	417 μ A
所需环路带宽	450 kHz
所需相位裕量	70°

表4. 来自ADIsimCLK的PLL2环路滤波器元件值

可变	值
C_{POLE1}	16 pF
R_{ZERO}	1.85 k Ω
C_{EXT}	1.2 nF
R_{POLE2}	900 Ω
C_{POLE2}	16 pF



-- NOISY 122.88MHz REFERENCE INPUT PHASE NOISE PROFILE
 -- AD9523-1 PLL1 OUTPUT PHASE NOISE @ 122.88MHz WITH NOISY REFERENCE
 -- NOISIER 122.88MHz REFERENCE INPUT PHASE NOISE PROFILE
 -- AD9523-1 PLL1 OUTPUT PHASE NOISE @ 122.88MHz WITH NOISIER REFERENCE
 -- NOISIEST 122.88MHz REFERENCE INPUT PHASE NOISE PROFILE
 -- AD9523-1 PLL1 OUTPUT PHASE NOISE @ 122.88MHz WITH NOISIEST REFERENCE


图8. 采用各种参考频率的PLL2输出相位噪声

图8和图9对各参考输入相位噪声与通过ADIsimCLK仿真得到的AD9523-1输出相位噪声结果进行了比较。请注意10 kHz和1 MHz之间增加的相位噪声基底。这是因为PLL2的内部VCO相位噪声的关系。

PLL2中的内部VCO相位噪声在大约频偏为5 kHz之后足够高，会开始主导器件的总输出相位噪声。在频偏5 kHz区域之后，增加的参考相位噪声对输出相位噪声的影响很小。

结论

PLL1的抖动清除功能可以防止多数参考输入相位噪声到达PLL2。高噪声参考输入确实会影响近载波相位噪声(频偏10 kHz以下)，但器



-- NOISY 122.88MHz REFERENCE INPUT PHASE NOISE PROFILE
 -- AD9523-1 PLL1 OUTPUT PHASE NOISE @ 122.88MHz WITH NOISY REFERENCE
 -- NOISIER 122.88MHz REFERENCE INPUT PHASE NOISE PROFILE
 -- AD9523-1 PLL1 OUTPUT PHASE NOISE @ 122.88MHz WITH NOISIER REFERENCE
 -- NOISIEST 122.88MHz REFERENCE INPUT PHASE NOISE PROFILE
 -- AD9523-1 PLL1 OUTPUT PHASE NOISE @ 122.88MHz WITH NOISIEST REFERENCE

图9. 采用各种参考频率的PLL2输出相位噪声(放大图)

件的总输出抖动是由器件的性能而非参考频率的性能所主导的。对于积分抖动计算值处于12 kHz至20 MHz之间的情况，输出抖动很可能相同，不受输入抖动的影响。真正的性能指标不是声称双环路模拟PLL可以衰减多少抖动，而是它会产生多少抖动。

作者简介

Kyle Slightom [kyle.slightom@analog.com] 是时钟与信号部(北卡罗来纳州格林斯博罗)的一名产品应用工程师。他从北卡罗来纳州立大学毕业并获得电气工程学士学位后，于2012年加入ADI公司。



电磁流量计可在工业应用中实现高精度

作者：李可和Colm Slattery

简介

从炼油厂到自动售货机等工业应用要求具有精确的温度、压力和流量测量，以控制复杂以及简单过程。例如，在食品行业，产品装瓶和装罐的流量精确控制会直接影响利润，因此必须最大程度降低流量测量误差。类似地，封闭运输应用——比如石油工业中油罐和油罐车之间的原油和成品油交换——需要高精度测量。本文提供流量计技术概述，重点讨论液体流量测量中精度最高之一的电磁流量计。

图1显示采用流量计和执行器控制液体流速的基本过程控制系统。在最低的水平处，诸如温度、流速和气体浓度等过程变量通过输入模块监控，该模块通常是可编程逻辑控制器(PLC)的一部分。这些信息由比例-积分-微分(PID)环路在内部处理。PLC利用这些信息来设置输出，控制稳态过程。过程数据、诊断和其他信息可向上传递至操作层，而命令、参数和校准数据可向下传递至传感器和执行器。

采用多种不同技术测量流速，包括差压、科氏力、超声和电磁等。最常用的是差压流量计，但它们对系统中的压力变化较为敏感。科氏流量计具有最高的精度(高达0.1%)，但它们体积较大且成本高昂。超声流量计通常体积较小、成本较低，但精度有限(典型值为0.5%)。超声流量计采用无创测量技术，提升可靠性的同时最大程度减少了随时间变化的检测要素的影响，但无法用于脏水或遭到污染的液体。

电磁流量计也能提供无创检测。这些设备可用于酸性、碱性和离子液体——这些液体的电导率范围为 10 S/m 至 10^{-6} S/m ，并且可以是干净、肮脏、腐蚀性、侵蚀性或粘性的液体或浆体，但不适用于碳氢化合物或气体流量测量。它们能够针对直径小至大约0.125英寸、最大容量为10立方英尺的低流速和高流速提供相对较高的系统精度(0.2%)，并且哪怕在更低的流速下也能保持读数的可重复性。它们可以测量双向流量，即上游或下游。表1比较了几种常见的流量计技术。

电磁流量计采用法拉第电磁感应定律，该定律指出，在磁场中移动的导体将会产生感应电压。液体可看作导体；磁场由流管外的通电线圈产生。感应电压幅度直接与导体的运动速度和导体类型、流管直径以及磁场强度成正比，如图2所示。

法拉第定律在数学上可以表示为： $E = kBLV$

其中， V 表示导电流体的运动速度； B 表示磁场强度； L 表示拾取电极之间的间距； E 表示电极两端测得的电压； k 为常数。 B 、 L 和 k 可以是固定值，也可以进行校准，从而等式简化为： $E \propto V$ 。




图1. 测量和控制液体流速的基本系统




图2. 电磁流量计

表1. 工业流量计技术





	电磁	差压	超声	科氏
测量技术	法拉第电磁感应定律	差分：基于容性或基于电桥	传感器互相关、时间-数字、多普勒	差分相位
平均精度	0.2%–1%	0.5%–2%	0.3%–2%	0.1%
平均成本	300–1000美元	300–1000美元	300–1000美元	3000–10000美元
优点	无活动零件 适合腐蚀性液体使用 双向流量测量	无活动零件 多功能，可用于液体/气体	无活动零件 多功能，可适应后向安装	多功能，可用于几乎全部液体/气体 独立于压力和温度

流过励磁线圈的电流产生受控磁场。专用励磁波形是电磁流量计的一个重要方面，在实际应用中会使用多种类型，包括低频矩形波、电力线频率正弦波、双频波和可编程脉冲宽度。表2显示各种传感器线圈的励磁波形。

大部分应用采用低频直流矩形波励磁 $\frac{1}{25}$ 、 $\frac{1}{16}$ 、 $\frac{1}{10}$ 、 $\frac{1}{8}$ 、 $\frac{1}{4}$ 或 $\frac{1}{2}$ 电力线频率(50 Hz/60 Hz)的传感器线圈。低频励磁具有恒定的幅度和

方向交替变化的电流，实现低频零漂移性能。电流方向采用晶体管或场效应管H电桥进行切换。若SW1和SW4导通，而SW2和SW3关闭(图3a)，则传感器线圈处于正相位励磁期间；同时，恒定电流进入EXC+并流出EXC-。若SW1和SW4关闭，而SW2和SW3导通(图3b)，则传感器线圈处于负相位励磁期间；同时，恒定电流进入EXC-并流出EXC+。

表2. 传感器励磁类型、波形和特性

励磁类型	波形	产品特性
直流电流励磁		自从1832年以来就一直在使用。用于核能工业的液态金属流量测量。无极化，但有涡电流。
交流正弦波		自从1920年以来就一直在使用。1950年投入商用。低极化电压、电磁干扰、零点漂移。
低频直流矩形波		自从1975年以来就一直在使用。频率为电力线频率的 $\frac{1}{16}$ - $\frac{1}{2}$ 。低零点漂移、抵抗嘈杂浆液的能力较差。
三态低频直流波		自从1978年以来就一直在使用。无励磁电流时校准零点。低功耗。占空比为矩形波的 $\frac{1}{2}$ 。
双频波		以更高的频率调制 $\frac{1}{8}$ 电力线频率。可以最大程度降低浆液噪声。低零点漂移。快速响应。复杂操作。
可编程脉冲宽度		使用微处理器控制励磁脉冲宽度和频率。不受浆液噪声影响。




图3. H电桥控制传感器线圈励磁相位

电磁流量计的励磁电流相比其他流量测量技术而言非常大，其范围为125 mA至250 mA，覆盖线路供电式流量计的主要范围。高达500 mA或1 A的电流将用于直径更大的管道。图4所示电路可以产生精密250 mA传感器线圈励磁。8 ppm/°C基准电压源ADR3412提供实现电流偏置的1.2 V设定点。




图4. 线性调节吸电流

虽然这种传统的电流励磁方法采用基准电压源、放大器和晶体管电路提供良好的低噪声性能，但该方法由于经过功率晶体管的电流和其两端的电压降都很大，因此功率损失极大。该方法需要使用散热器，从而增加了系统成本和尺寸。具有开关模式电源的恒流源正成为更流行的传感器线圈励磁方法。图5显示同步降压DC-DC调节器ADP2441配置为恒流源输出。这项技术可以消除使用线性电流源的功率损失，并可极大地改善系统性能。




图5. 开关模式恒定电流励磁电路

功率更高的系统采用电流检测诊断功能监测随负载、电源、时间和温度变化的电流改变，同时还能检测传感器线圈开路。分流放大器AD8219可用来监测80 V共模电压范围内60 V/V增益和0.3%精度

的励磁电流。隔离式电流放大器采用隔离式Σ-Δ调制器AD7400A以及轨到轨运算放大器AD8646，如图6所示。AD7400的输出通过四阶低通滤波器处理，以便重构检测输出。




图6. 隔离式励磁电流监控

电极或检测元件同样也是重要的考虑因素。两种主要的测量技术都是容性的，一种是电极安装在管道外面；另一种更常见，即电极插入管道中，并由液体冲刷。

传感器电极有多种不同的材料选项，每一种都有独特的属性，包括温度漂移、腐蚀率和电极电位。最佳组合是采用低腐蚀率(每年<0.02英寸)的高温材料(>100°C)。表3显示部分具有代表性的传感器材料，及其标准电位。

表3. 传感器材料和电位

材料	标准电位(V)	材料	标准电位(V)
镁	-2.34	镍	-0.25
铍	-1.70	铅	-0.126
铝	-1.67	铜	+0.345
锰	-1.05	银	+0.800
锌	-0.762	铂	+1.2
铬	+0.71	金	+1.42

铂是高质量电极材料的一个极佳示例，它的腐蚀率低于每年0.002英寸，并且可在高达120°C的环境温度下工作。然而铂具有相对较高的1.2 V电极电位，并且会产生需要在传感器输出端进行抑制的共模电压(CMV)。不锈钢电极的CMV仅为几百mV，因而可以更为轻松地抑制共模电压。在非腐蚀性流体中，不锈钢材料的使用更为广泛。

如果两个电极采用相同的材料，并且具有相同的表面状况，那么它们的电位应当相等。然而，事实上，极化电位会像低频交流信号那样缓慢波动，因为流体和电极之间存在物理摩擦或电化学反应。任何失配都将表现为差模噪声。偏置电压与电极电位共同组成共模电压，在第一级放大器输入端产生几百mV至大约1V的共模电压；因此，电子器件必须具有适当的共模抑制能力。图7显示差分系统的单电极电位，该系统#316不锈钢电极的偏置为0.28 V_{DC}，噪声为0.1 V p-p；电极安装在直径为50 mm的水管上。




图7. 偏置为0.28 V_{DC}、共模噪声为0.1 V p-p系统中的电极电位

表4. 代表性仪表放大器规格

模型	增益	Z _{IN}	CMR (最小值, dB) , 直流至1 kHz, G = 10	1/f噪声(μV p-p)	I _{BIAS} (pA)	电源电压(V)
AD620	1至10,000	10 ⁹ Ω 2 pF	100	0.55	500	±2.3至±18
AD8220	1至1000	10 ¹³ Ω 5 pF	100	0.94	10	±2.25至±18
AD8221	1至1000	10 ¹¹ Ω 2 pF	110	0.5	200	±2.3至±18
AD8228	10, 100	10 ¹¹ Ω 2 pF	100	0.5	400	±2.3至±18
AD8421	1至10,000	3×10 ¹⁰ Ω 3 pF	114	0.5	100	±2.5至±18

典型流速范围为0.01 m/s至15 m/s——即动态范围为1500:1。典型线路供电电磁流量计的灵敏度为150 μV/(m/s)至200 μV/(m/s)。因此，双向流速为0.01 m/s时，150 μV/(m/s)传感器将提供3 μV p-p输出。对于2:1的信噪比而言，折合到输入端的总噪声不应超过1.5 μV p-p。在直到低频范围内，流速的变化十分缓慢，因此0.1 Hz至10 Hz噪声带宽非常重要。此外，传感器输出电阻可以非常高。为了满足这些要求，前端放大器必须具备较低的噪声、较高的共模抑制能力，以及较低的输入偏置电流。

传感器的共模输出电压由前端放大器的共模抑制进行衰减。若CMR为120 dB，则0.28 V_{DC}偏置被抑制到0.28 μV_{DC}。该失调可以通过对信号进行交流耦合而校准或消除。交流分量会在放大器输出端产生噪声，降低最低可检测水平。若CMR为120 dB，则0.1 V p-p被抑制到0.1 μV p-p。

传感器输出电阻在几十Ω至10⁷ Ω之间变化，具体取决于电极类型和流体导电率。为了最大程度降低损失，前端放大器的输入阻抗必须远大于传感器的输出电阻。需要用到一个具有高输入电阻的JFET或CMOS输入级。前端放大器的低偏置电流和低失调电流是最大程度降低电流噪声和共模电压的关键参数。表4显示数个推荐前端放大器的规格。

图8显示采用精密仪表放大器AD8228的流量计。前端放大器抑制共模电压，同时放大微弱的传感器信号。该流量计合理的布局以及经激光调整的电阻允许其提供有保证的增益误差、增益漂移和共模抑制规格。为了最大程度降低泄漏电流，可以通过对输入电压进行采样，并将缓冲电压连接至输入信号路径周围的未屏蔽走线，从而保护高阻抗传感器输出。

第一级的增益通常为10至20，但不会更高，因为低电平信号必须经过放大才能进行后期处理，同时保持较小的直流失调，避免后级电路饱和。

输入级后接有源带通滤波器，可用来消除直流分量，并将增益设为充分利用后级ADC的输入动态范围。传感器励磁频率范围为电源线频率的 $1/25$ 至 $1/2$ ，据此可设置带通截止频率。图9显示流量计中使用的带通滤波器。

第一级是一个交流耦合单位增益高通滤波器，截止频率为0.16 Hz。其传递函数为：

$$H(\omega) = \frac{j\omega R_{91} C}{1 + j\omega R_{91} C} \cdot \left(1 + \frac{R_{97}/R_{98}}{1 + j\omega R_{97} C_{162}} \right) \cdot \frac{j\omega R_{94} C_{152}}{1 + j\omega R_{94} C_{152}} \cdot \frac{-R_{95}/R_{89}}{1 + j\omega R_{95} C_{160}}$$

随后几级结合第一级形成完整的带通滤波器，其低频截止频率为0.37 Hz，高频截止频率为37 Hz，3.6 Hz时的峰值为35.5 dB，滚降为-40 dB/十倍频程，等效噪声带宽为49 Hz。针对该级选择的放大器一定不能产生额外的系统噪声。

使用低功耗精密运算放大器AD8622——其1/f噪声额定值为0.2 μV p-p，宽带噪声额定值为11 nV/ $\sqrt{\text{Hz}}$ ——折合到滤波器输入端的噪声为15 nV rms。当折合到放大器输入端时，该噪声变为1.5 nV rms，与0.01 m/s流速下的 $\pm 1.5 \mu\text{V}$ p-p噪声相比可以忽略不计。将来自共模电压、前端放大器和带通滤波器的噪声源相加，则折合到AD8228输入端的方和根噪声为0.09 μV rms，或者约为0.6 μV p-p。




图8. 前端放大器和电磁流量传感器之间实现接口




图9. 输入放大器后接带通滤波器

滤波器输出在幅度中包含流速，在相位中包含流向。双极性信号通过模拟开关、保持电容和差动放大器进行解调，如图10所示。模拟开关必须具有较低的导通电阻和中等开关速度。高压防锁型四通道单刀单掷(SPST)开关ADG5412具有 $9.8\ \Omega$ R_{ON} 典型值和 $1.2\ \Omega$ R_{ON} 平坦度，对信号造成的增益误差和失真很小。




图10. 同步解调电路

低功耗、低成本、单位增益差动放大器AD8276以5 V满量程输入范围与ADC实现接口。因此，其REF引脚连接2.5 V基准电压源，并对双极性输出进行电平转换处理，将其转换为单极性范围。高于2.5 V的输出表示正向流动，而低于2.5 V则表示反向流动。

选择ADC

确定系统误差预算时，通常传感器是主导的因素，并且很多传感器都会占到总误差的80%至90%。电磁流量计的国际标准规定，在25°C和恒定流速的情况下，测量可重复性不应超过系统最大偏差的 $\frac{1}{3}$ 。若总误差预算为0.2%，则可重复性不应超过0.06%。若传感器占用了系统噪声预算的90%，则变送器电极的最大误差应为60 ppm。

若要最大程度降低误差，可以对ADC样本求平均值。例如，对于五个样本，可以舍弃最大样本和最小样本，并对余下的三个样本求均值。ADC在每个建立的间隔期间都需要获取五个样本，并在励磁周期的最后10%期间获取。这要求ADC的采样速率至少是传

感器励磁频率的50倍。为了适应最快的30 Hz励磁，最小采样速率需达到1500 Hz。更高的采样速度允许对更多样本求均值，从而抑制噪声，获得更佳精度。

Σ - Δ 技术非常适合用来满足这些对ADC的要求，以适当的速度提供出色的噪声性能。超低噪声 Σ - Δ 型ADC AD7192适合电磁流量计使用，该器件在4800 Hz输出数据速率下具有16.5位无噪声分辨率额定值。表5显示该器件的有效分辨率与增益和输出数据速率的关系。

图11显示ADC子电路，包括解调器输出和微功耗、高精度2.5 V基准电压源ADR3425。




图11. ADC子电路

某些应用(比如饮料灌装)需更频率的传感器励磁。150 Hz传感器线圈励磁允许在大约一秒时间内完成灌装过程。噪声要求不变，但ADC必须更快。 Σ - Δ 型ADC AD7176-2的建立时间为20 μ s，250 kSPS时的无噪声分辨率为17位，50 Hz和60 Hz信号音的噪声抑制性能为85 dB。

表5. AD7192有效分辨率与增益和输出数据速率的关系

滤波器字 (十进制)	输出数据速率 (Hz)	建立时间 (ms)	增益 = 1 ¹	增益 = 8 ¹	增益 = 16 ¹	增益 = 32 ¹	增益 = 64 ¹	增益 = 128 ¹
1023	4.7	852.5	24 (22)	24 (22)	24 (21.5)	24 (21.5)	23.5 (21)	22.5 (20)
640	7.5	533	24 (22)	24 (21.5)	24 (21.5)	23.5 (21)	23 (20.5)	22.5 (20)
480	10	400	24 (21.5)	23.5 (21)	23.5 (21)	23.5 (21)	23 (20.5)	22 (19.5)
96	50	80	22 (19.5)	22 (19.5)	22 (19.5)	22 (19.5)	21.5 (19)	21 (18.5)
80	60	66.7	22 (19.5)	22 (19.5)	22 (19.5)	21.5 (19)	21.5 (19)	20.5 (18)
40	120	33.3	22 (19.5)	21.5 (19)	21.5 (19)	21.5 (19)	21 (18.5)	20.5 (18)
32	150	26.7	21.5 (19)	21.5 (19)	21.5 (19)	21 (18.5)	21 (18.5)	20 (17.5)
16	300	13.3	21.5 (19)	21.5 (19)	21 (18.5)	21 (18.5)	20.5 (18)	19.5 (17)
5	960	4.17	20.5 (18)	20.5 (18)	20.5 (18)	20 (17.5)	19.5 (17)	19 (16.5)
2	2400	1.67	20 (17.5)	20 (17.5)	19.5 (17)	19.5 (17)	19 (16.5)	18 (15.5)
1	4800	0.83	19 (16.5)	19 (16.5)	19 (16.5)	18.5 (16)	18.5 (16)	17.5 (15)

¹括号中的数字表示输出峰峰值(p-p)分辨率。

模拟信号链测试

此处所述之构建块用来在校准实验室内励磁和测试电磁流量传感器。在真实的流量系统中还测试了完整的前端，包括高CMRR输入级、带通滤波器和增益级。两块测试板在1 m/s至5 m/s范围内达到 $\pm 0.2\%$ 精度，可重复性为0.055%，很好地满足了工业标准。电磁流量计的信号链如图12所示。

传感器励磁和测量表示整体系统性能，因为电极产生的mV级信号

最终转换为流量结果。流速信号通过多种协议传送到系统控制器，包括RS-485和4 mA至20 mA电流环路。电流环路的重要优势是它不受线路压降的影响，可以实现长距离通信，并且相比电压通信更不容易受到噪声干扰影响。在工厂自动化应用中，数字总线协议更为常用，使用差分电压模式信号通过较短的距离便可提供高速通信。图13显示4 mA至20 mA采样电路，使用HART[®]进行通信。图14显示隔离式RS-485解决方案。




图12. 电磁流量计




图13. 集成HART的4 mA至20 mA电流环路




图14. 隔离式RS-485电路

为了保持用户界面的安全电压，并防止源信号产生瞬变，通常在每个通信通道与系统控制器之间需要进行电流隔离。表6列出的器件针对这些通信标准可提供最高的集成度。

表6. 用于工业数据采集的集成电路

输出	解决方案	说明	优点
4 mA至20 mA	AD5410/AD5420	单通道、16位、电流源DAC	开路/短路诊断 过温故障 输出压摆率控制 软件可编程电流/电压范围
4 mA至20 mA	AD5412/AD5422	单通道、16位、电流源和电压输出DAC、HART连接	开路/短路诊断 过温故障 输出压摆率控制 软件可编程电流/电压范围
4 mA至20 mA	AD5750	工业电流/电压输出驱动器，输出范围可编程	开路/短路诊断 过温故障 输出压摆率控制 CRC差错校验 负电流范围
HART	AD5700	低功耗HART调制解调器	接收模式时的电源电流：115 μ A(最大值) 集成带通滤波器 只需极少的外部器件
RS-232	ADM3251E	隔离式单通道RS-232线路驱动器/接收机	R_{IN} 和 T_{OUT} 引脚提供ESD保护 ± 8 kV: 接触放电 ± 15 kV: 气隙放电
CAN BUS	ADM3053	2.5 kV rms信号和电源隔离CAN收发器	限流和热关断特性，可防止输出短路
RS-485	ADM2582E	2.5 kV信号和电源隔离、 ± 15 kV ESD保护、全/半双工RS-485	开路和短路故障保护接收器输入 热关断保护

(接第29页)

深入了解差动放大器

作者: Harry Holt

简介

经典的四电阻差动放大器似乎很简单, 但其在电路中的性能不佳。本文从实际生产设计出发, 讨论了分立式电阻、滤波、交流共模抑制和高噪声增益的不足之处。

大学里的电子学课程说明了理想运算放大器的应用, 包括反相和同相放大器, 然后将它们进行组合, 构建差动放大器。图1所示的**经典四电阻差动放大器**非常有用, 教科书和讲座40多年来一直在介绍该器件。




图1. 经典差动放大器

该放大器的传递函数为:

$$V_{OUT} = \left(\frac{R4}{R3 + R4} \right) \times \left(\frac{R1 + R2}{R1} \right) \times V2 - \frac{R2}{R1} V1 \quad (1)$$

若 $R1 = R3$ 且 $R2 = R4$, 则公式1简化为:

$$V_{OUT} = \left(\frac{R2}{R1} \right) (V2 - V1) \quad (2)$$

这种简化可以在教科书中看到, 但现实中无法这样做, 因为电阻永远不可能完全相等。此外, 基本电路在其他方面的改变可产生意想不到的行为。下列示例虽经过简化以显示出问题的本质, 但来源于实际的应用问题。

CMRR

差动放大器的一项重要功能是抑制两路输入的共模信号。如图1所示, 假设 $V2$ 为5 V, $V1$ 为3 V, 则4V为共模输入。 $V2$ 比共模电压高1 V, 而 $V1$ 低1 V。二者之差为2 V, 因此 $R2/R1$ 的“理想”增益施加于2 V。如果电阻非理想, 则共模电压的一部分将被差动放大器放大, 并作为 $V1$ 和 $V2$ 之间的有效电压差出现在 V_{OUT} , 无法与真实信号相区别。差动放大器抑制这一部分电压的能力称为共模抑制(CMR)。该参数可以表示为比率的形式(CMRR), 也可以转换为分贝(dB)。

在1991年的一篇文章中, Ramón Pallás-Areny和John Webster指出, 假定运算放大器为理想运算放大器, 则共模抑制可以表示为:

$$CMRR \cong \frac{A_d + 1}{4t} \quad (3)$$

其中, A_d 为差动放大器的增益, t 为电阻容差。因此, 在单位增益和1%电阻情况下, CMRR等于50 V/V(或约为34 dB); 在0.1%电阻情况下, CMRR等于500 V/V(或约为54 dB)——甚至假定运算放大器为理想器件, 具有无限的共模抑制能力。若运算放大器的共模抑制能力足够高, 则总CMRR受限于电阻匹配。某些低成本运算放大器具有60 dB至70 dB的最小CMRR, 使计算更为复杂。

低容差电阻

第一个次优设计如图2所示。该设计为采用OP291的低端电流检测应用。 $R1$ 至 $R4$ 为分立式0.5%电阻。由Pallás-Areny文章中的公式可知, 最佳CMR为64 dB。幸运的是, 共模电压离接地很近, 因此CMR并非该应用中主要误差源。具有1%容差的电流检测电阻会产生1%误差, 但该初始容差可以校准或调整。然而, 由于工作范围超过 80°C , 因此必须考虑电阻的温度系数。




图2. 具有高噪声增益的低端检测

针对极低的分流电阻值, 应使用4引脚开尔文检测电阻。采用高精度0.1 Ω 电阻, 并以几十分之一英寸的PCB走线直接连接该电阻很容易增加10 m Ω , 导致10%以上的误差。但误差会更大, 因为PCB上的铜走线温度系数超过3000 ppm。

分流电阻值必须仔细选择。数值更高则产生更大的信号。这是好事, 但功耗(I^2R)也会随之增加, 可能高达数瓦。采用较小的数值(m Ω 级别), 则线路和PCB走线的寄生电阻可能会导致较大的误差。通常使用开尔文检测来降低这些误差。可以使用一个特殊的四端电阻(比如Ohmite LVK系列), 或者对PCB布局进行优化以使用标准电阻, 如“[改进低值分流电阻的焊盘布局, 优化高电流检测精度](#)”一文中所述。若数值极小, 可以使用PCB走线, 但这样不会很精确, 如“[PCB走线的直流电阻](#)”一文中所述。

商用四端电阻(比如Ohmite或Vishay的产品)可能需要数美元或更昂贵, 才能提供0.1%容差和极低温度系数。进行完整的误差预算分析可以显示如何在成本增加最少的情况下改善精度。

有关无电流流过检测电阻却具有较大失调(31 mV)的问题, 是“轨到轨”运算放大器无法一路摆动到负电源轨(接地)引起的。术语“轨到轨”具有误导性: 输出将会靠近电源轨——比经典发射极跟随器的输出级要近得多——但永远不会真正到达电源轨。轨到

轨运算放大器具有最小输出电压 V_{OL} ，数值等于 $V_{CE(SAT)}$ 或 $R_{DS(ON)} \times I_{LOAD}$ ，如“[MT-035：运算放大器输入、输出、单电源和轨到轨问题](#)”所述。若失调电压等于1.25 mV，噪声增益等于30，则输出等于： $1.25 \text{ mV} \times 30 = \pm 37.5 \text{ mV}$ (由于存在 V_{OS} ，加上 V_{OL} 导致的35 mV)。根据 V_{OS} 极性不同，无负载电流的情况下输出可能高达72.5 mV。若 V_{OS} 最大值为30 μV ，且 V_{OL} 最大值为8 mV，则现代零漂移放大器(如[AD8539](#))可将总误差降低至主要由检测电阻所导致的水平。

另一个低端检测应用

另一个示例如图3所示。该示例具有较低的噪声增益，但它使用3 mV失调、10 $\mu\text{V}/^\circ\text{C}$ 失调漂移和79 dB CMR的低精度四通道运算放大器。在0 A至3.6 A范围内，要求达到 $\pm 5 \text{ mA}$ 精度。若采用 $\pm 0.5\%$ 检测电阻，则要求的 $\pm 0.14\%$ 精度便无法实现。若使用100 m Ω 电阻，则 $\pm 5 \text{ mA}$ 电流可产生 $\pm 500 \mu\text{V}$ 压降。不幸的是，运算放大器随温度变化的失调电压要比测量值大十倍。哪怕 V_{OS} 调整为零，50 $^\circ\text{C}$ 的温度变化就会耗尽全部误差预算。若噪声增益为13，则 V_{OS} 的任何变化都将扩大13倍。为了改善性能，应使用零漂移运算放大器(比如[AD8638](#)、[ADA4051](#)或[ADA4528](#))、薄膜电阻阵列以及精度更高的检测电阻。




图3. 低端检测，示例2

高噪声增益

图4中的设计用来测量高端电流，其噪声增益为250。OP07C运算放大器的 V_{OS} 最大额定值为150 μV 。最大误差为150 $\mu\text{V} \times 250 = 37.5 \text{ mV}$ 。为了改善性能，采用[ADA4638](#)零漂移运算放大器。该器件在-40 $^\circ\text{C}$ 至+125 $^\circ\text{C}$ 温度范围内的额定失调电压为12.5 μV 。然而，由于高噪声增益，共模电压将非常接近检测电阻两端的电压。OP07C的输入电压范围(IVR)为2 V，这表示输入电压必须至少比正电轨低2 V。对于[ADA4638](#)而言， $IVR = 3 \text{ V}$ 。




图4. 高端电流检测

单电容滚降

图5中的示例稍为复杂。目前为止，所有的等式都针对电阻而言；但更准确的做法是，它们应当将阻抗考虑在内。在加入电容的情况下(无论是故意添加的电容或是寄生电容)，交流CMRR均取决于目标频率下的阻抗比。若要滚降该示例中的频率响应，则可在反馈电阻两端添加电容C2，如通常会在反相运算放大器配置中做的那样。




图5. 尝试创建低通响应

如需匹配阻抗比 $Z1 = Z3$ 和 $Z2 = Z4$ ，就必须添加电容C4。市场上很容易就能买到0.1%或更好的电阻，但哪怕是0.5%的电容售价都要高于1美元。极低频率下的阻抗可能无关紧要，但电容容差或PCB布局产生的两个运算放大器输入端0.5 pF的差额可导致10 kHz时交流CMR下降6 dB。这在使用开关稳压器时显得尤为重要。

单芯片差分放大器(如[AD8271](#)、[AD8274](#)或[AD8276](#))具有好得多的交流CMRR性能，因为运算放大器的两路输入处于芯片上的可控环境下，且价格通常较分立式运算放大器和四个精密电阻更为便宜。

运算放大器输入端之间的电容

为了滚降差动放大器的响应，某些设计人员会尝试在两个运算放大器输入端之间添加电容C1以形成差分滤波器，如图6所示。这样做对于仪表放大器而言是可行的，但对于运算放大器却不可行。 V_{OUT} 将会通过R2而上下移动，形成闭合环路。在直流时，这不会产生任何问题，并且电路的表现与等式2所描述的相一致。随着频率的增加，C1电抗下降。进入运算放大器输入端的反馈降低，从而导致增益上升。最终，运算放大器会在开环状态下工作，因为电容使输入短路。




图6. 输入电容降低高频反馈

在波特图上，运算放大器的开环增益在-20 dB/dec处下降，但噪声增益在+20 dB/dec处上升，形成-40 dB/dec交越。正如控制系统课堂上所学到的，它必然产生振荡。一般而言，永远不要在运算放大器的输入端之间使用电容(极少数情况下例外，但本文不作讨论)。

结论

无论是分立式或是单芯片，四电阻差动放大器的使用都非常广泛。为了获得稳定且值得投入生产的设计，应仔细考虑噪声增益、输入电压范围、阻抗比和失调电压规格。

参考文献

Kitchin, Charles和Counts, Lew. [仪表放大器应用工程师指南](#)(第三版)，第2-1页。

Miller, Eric M. PCB走线的直流电阻。

[改进低值分流电阻的焊盘布局，优化高电流检测精度](#)，*模拟对话*，第46卷，第2期，2012年。

(接第26页)

结论

电磁流量计是目前使用最为广泛的流量技术之一。主要用于液体流量测量，重点是自来水与污水处理系统，在欧洲尤为受欢迎。其主要的发展趋势是减少PCB面积和提升性能。系统性能取决于模拟输入模块，该模块需要用到高阻抗、低噪声、高CMRR输入放大器和低噪声、高分辨率 Σ - Δ 型ADC。后续发展趋势表明需要用到速度更快的ADC。AD719x系列ADC满足当前的系统级要求，而AD7176系列能够很好地满足未来的要求。ADI的高效率DC-DC调节器、集成式通信、高分辨率ADC、精密放大器以及高精度基准电压源可让设计人员实现新设计，并获得高于这些要求的性能。

Pallás-Areny, Ramón和Webster, John G. [Common Mode Rejection Ratio in Differential Amplifiers](#)(差分放大器的共模抑制比)，*IEEE Transactions On Instrumentation and Measurement*，第40卷，第4期，1991年8月，第669页至676页。

指南MT-035，[运算放大器输入、输出、单电源和轨到轨问题](#)。

作者简介

Harry Holt [harry.holt@analog.com] 是ADI核心应用部门的高级应用工程师。之前，他在精密放大器部门任职五年。Harry曾在美国国家半导体公司工作了27年，从事各种产品的现场和工厂应用，包括数据转换器、运算放大器、基准源、音频编解码器和FPGA。他持有圣何塞州立大学的电子工程学士学位(BSEE)，并且是国家工程荣誉协会(Tau Beta Pi)终身会员和IEEE的高级会员。



作者简介

Li Ke [ke.li@analog.com] 于2007年加入ADI公司，担任精密转换器产品线应用工程师，任职地点在中国上海。他曾在安捷伦科技有限公司的化学分析部门担任过四年的研发工程师。李可于1999年获得西安交通大学电子工程学士学位，并于2003年获得西安交通大学生物医学工程硕士学位。他在2005年成为中国电子学会专业会员。




Colm Slattery [colm.slattery@analog.com] 1995年毕业于爱尔兰利默里克大学，获得电子工程学士学位。他曾在Microsemi的测试开发工程部门工作，后于1998年加入ADI公司。他还曾在上海从事应用工作三年，目前是工业和仪器仪表部门的一名系统应用工程师。



Analog Dialogue

本期介绍

- 2 编者寄语：新产品简介
- 3 MEMS振动监控简介
- 6 轻松实现复杂电源时序控制
- 9 利用创造性补偿实现小型放大器驱动200 mW负载
- 13 简单电路让数字电源控制器与模拟控制兼容
- 16 电容数字转换器为诊断系统中的电平检测提供方便
- 19 电流输出电路技术为您的模拟工具箱添加多样性



所有ADI产品数据手册都可在www.analog.com/zh网站查到，只需在搜索框中输入产品型号即可。

本期介绍

MEMS振动监控简介

惯性MEMS传感器对当今个人电子设备的大规模扩张居功甚伟。其小尺寸、低功耗、易集成、功能高超、性能优越的特点，激励并支持智能手机、游戏控制器、活动追踪器、数码相框等小型电子产品的创新；其高可靠性和低成本的优势，则使其能够被大多数汽车安全系统采用。(第3页)

轻松实现复杂电源时序控制

采用多个电压轨供电的微控制器、FPGA、DSP、ADC及其他器件需要控制电源时序。本文探讨采用分立式元件对电源进行时序控制的优缺点，同时还将描述一种利用ADP5134内部精密使能引脚实现时序控制的简单而有效的方法。(第6页)

利用创造性补偿实现小型放大器驱动200 mW负载

某些放大器在保持直流精度的同时，必须向负载提供适量的功率。精密运算放大器可以驱动功率要求低于50 mW的负载，复合放大器可以驱动功率要求为数W的负载，但在中等功率范围内却没有很好的解决方案。在这个范围内，不是运算放大器无法驱动负载，就是电路过于庞杂而昂贵。(第9页)

简单电路让数字电源控制器与模拟控制兼容

数字电源控制可利用电源管理总线来完成系统配置；高级控制算法能改善性能；可编程性则可实现应用优化。随着数字电源管理取代许多模拟控制器，它必须保持向后兼容性，以便数字电源模块和模拟电源模块均可在同一个系统中工作。(第13页)

电容数字转换器为诊断系统中的电平检测提供方便

在血液分析仪、体外诊断系统和其他化学分析应用中，液体必须在不同容器之间转移，以便将样本从试管中或者将试剂从瓶中吸取出来。这些实验室系统经常需要处理大量样本，因此尽可能缩短处理时间很重要。本文演示了一种利用CDC高度可靠地检测液位的新颖方法。(第16页)

电流输出电路技术为您的模拟工具箱添加多样性

电流镜和电流源可在多方面提供优势，包括高噪声环境下的模拟电流环路信号，以及在不借助光学或磁性隔离技术的情况下针对较大电位差进行模拟信号电平转换。本文总结了一部分现有技术，并提供多款实用电路。(第19页)

Scott Wayne [scott.wayne@analog.com]

4月

双通道、16位、1 MSPS逐次逼近型ADC AD7902
连续速率6.5 Mbps至8.5 Gbps时钟和数据恢复IC ADN2913
数字隔离式DC-DC电源控制器 ADP1055
12/14/16位DAC，集成2 ppm/°C基准电压源
AD5691R/AD5692R/AD5693R
捷变RF收发器 AD9364

5月

4路输入、8路输出、多服务线路卡自适应时钟转换器 AD9554
用于测试/监控电池的模拟前端和控制器的 AD8451
集成式高效电源解决方案，适合多单元锂离子电池应用 ADP5080
双通道、1 A、18 V同步降压稳压器 ADP2311

6月

12位、2.0 GSPS流水线式ADC AD9625
双通道、14位、1 GSPS流水线式ADC AD9680
2.5 W、D类功率放大器，集成升压转换器 SSM4567
连续速率8.5 Mbps至11.3 Gbps时钟和数据恢复IC ADN2917
4通道、精密基准电压输出比较器 ADCMP396
混合信号(MxFE®)前端 AD9993
3 GHz、可变增益LNA，集成500 mW驱动放大器 ADL5246
16位隔离式Σ-Δ型调制器 AD7403
宽带正交调制器，集成小数N分频PLL和4个VCO ADRF6720
嵌入式Blackfin®处理器 ADSP-BF51xF16
双通道、3 MHz、800mA降压稳压器 ADP5133
整数N分频/小数N分频PLL频率合成器 ADF4155

Analog Dialogue

模拟对话杂志(www.analog.com/zh/analogdialogue)是ADI公司于1967年创办的技术杂志，至今已经连续出版48年，主要讨论有关模拟信号、数字信号和混合信号处理产品、应用、技术和技巧。模拟对话杂志目前提供两种版本。在线版每月发行一期；印刷版每年发行四期。作为对在线版中技术文章的定期回顾和汇集。在线版的内容包括：技术文章；近期应用笔记、新产品简介、在线研讨会、已发表文章等及时信息；以及“集锦”栏目，其中包括从ADI网站(www.analog.com/zh)获得重要相关信息的通用链接网址。感兴趣的读者也可以至Analog Dialogue档案库www.analog.com/library/analogdialogue/china/archives.html查阅自1967年第1卷第1期创刊至今的每期存档，包括三期纪念特刊。如需订阅，请访问www.analog.com/library/analogdialogue/china/subscribe.html。欢迎提出您的宝贵意见；Facebook：www.facebook.com/analogdialogue；模拟对话博客：ez.analog.com/blogs/analogdialogue；电子邮件：dialogue.editor@analog.com或编辑Scott Wayne，scott.wayne@analog.com。

MEMS振动监控简介

作者: Mark Looney

简介

MEMS惯性传感器在当今的众多个人电子设备中发挥着重要作用。小尺寸、低功耗、易集成、强大功能性和卓越性能,这些因素促使着智能手机、游戏控制器、活动跟踪器、数码相机等装置不断创新。此外, MEMS惯性传感器用于汽车安全系统可显著提高系统可靠性,并降低系统成本,使汽车安全系统能够应用于大多数汽车。

功能集成度和性能的不断发 展也有助于将MEMS加速度计和陀螺仪应用于许多不同的工业系统。其中一些应用成为现有产品和服务的低成本替代品,而其他应用则开始率先集成惯性传感功能。作为拥有两类用户的应用,振动监控也正方兴未艾。出于维护和安全需求而用于监控机械健康状况的传统仪器仪表通常采用压电技术。高速自动化设备对振动进行监控,以触发对润滑、速度或皮带张力的反馈控制,或者关闭设备以便于维修人员快速检查。

尽管压电器件拥有成熟的用户群,但MEMS加速度计为新兴的用户群提供了轻松集成、降低成本等优势。另外, MEMS加速度计先进的功能集成允许在ADIS16229数字MEMS振动传感器等器件中集成嵌入式RF收发器,从而实现一种集信号处理和通信功能于一体的完整解决方案。此类可编程器件可以定期自动唤醒,捕获时域振动数据,对数据记录执行快速傅里叶变换(FFT),对FFT结果进行用户可配置的频谱分析,通过高效的无线传输线路提供简单的通过/失败结果,存取数据和结果,然后返回休眠状态。振动检测的新用户们认为,快速部署以及合理的拥有成本是选用完全集成式MEMS器件的重要原因。

振动监控应用

利用振动观察机器健康状况旨在将可观察到的振动与典型的磨损机制关联起来,比如轴承、齿轮、链条、皮带、刷子、轴、线圈和阀门。在一台典型机器中,至少有一种磨损机制需定期维护。图1展示了正常磨损机制振动与时间关系的三个例子。尽管确定这种关系需要时间和经验,但关联得当的振动特征不失为短周期定期维护的低成本替代方案。利用实际观察结果,比如振动,可在检测到报警条件(红色曲线)时快速采取行动,同时还能避免对使用寿命未到期的机器过早进行维护(蓝色和绿色曲线)。

图1同时还展示了机器维护周期的两种报警设置(报警、关键)以及三个阶段(早期、中期、末期)。报警水平规定了正常运行期间的最大振动频率,其中,观察到的振动不含对机器或技术支持人员的潜在危险。在正常范围时,可以使用一些仪表测量偶尔出现的振动。临界水平表示,资产存在严重受损的风险,从而给技术支持人员或环境带来不安全因素。显然,机器操作员希望在这一水平时避免操作机器,并通常会停止使用机器。当振动超过报警水平但低于临界水平时,机器仍可以继续工作,但应该提高观察频率,并可能需要进行额外的维护。

有时候,这三个操作区(正常、报警、临界)可以对应于机器维护周期的三个阶段:早期、中期、末期,每个阶段的振动监控策略可能会有所不同。例如,在早期,可能只需要每天、每周或每月观察仪器的主要振动属性。进入中期时,可能需要每小时观察一次,而在接近末期时,振动监控的频率可能还要更高,尤其是在人员或资产处于危险的情况下。在该阶段,利用便携式设备进行振动监控的机器,其重复成本将逐渐增加,与维护成本相比,可能高得让人望而却步。虽然有必要对重要资产进行特殊关照,但许多其他仪器却是无法承受这种重复成本。作为人工测量的补充,嵌入式MEMS传感器为要求实时振动数据的设备提供了更为经济高效的方法。




图1. 振动与时间关系示例。

振动的性质

振动是一种重复的机械运动。在开发振动检测仪器时,需考虑多个重要属性。首先,振荡运动往往同时具有线性和旋转元件。大多数振动检测关系都倾向于关注振荡幅度,而非绝对位置跟踪,因此,线性传感器(如MEMS加速度计)对于捕获运动信息而言足够了。当主要为线性运动时,了解运动方向就显得极为重要,尤其是在使用单轴传感器时。相反,3轴传感器具有更高的安装灵活性,因为正交方向可以在一个或更多轴上拾取,而不受振动方向的影响。由于振动具有周期性,因此,频谱分析是确定振动曲线特性(振动幅度与频率关系)的一种简便办法。图2所示曲线同时有宽带和窄带成分,主体振动频率约为1350 Hz,还有4个谐波和一些低电平宽带成分。每一件活动设备都有其自己的振动曲线,而窄带响应一般表示设备的自然频率。




图2. 振动曲线示例(自然频率: 约1350 Hz)。

信号处理

传感器选择和信号处理架构取决于应用目标。举例来说，图3所示信号链持续监控特定频带，通过附近的控制面板提供报警灯和关键灯信号。制造商在机械设计方面的知识有助于带通滤波器的设计，尤其是在启动频率、停机频率和带通滚降速率方面。旋转速度、机械结构的自然频率、因故障而异的振动都可能影响带通滤波器。尽管这种方法非常简单，但当有特定机器的历史数据时，振动监控要求也可能发生变化。监控要求的变化可能导致滤波器结构的变化，从而可能造成重复的工程成本。开发人员可以通过数字化传感器响应，实现关键信号处理功能(如滤波、rms计算和电平检测器)，利用辅助I/O输出控制指示灯的方式，以复杂性换取灵活性，或提供数字输出。




图3. 时域振动信号链示例。

图4所示为ADIS16228的信号链，ADIS16228采用一个带FFT分析和存储功能的数字三轴振动传感器监控设备振动的频谱成分。




图4. 用于频谱振动分析的ADIS16228信号链。

内核传感器

两种方式的内核传感器都可以是MEMS加速度计。选择内核传感器时，最重要的属性为轴数、封装/装配要求、电气接口(模拟/数字)、频率响应(带宽)、测量范围、噪声和线性度。尽管许多三轴MEMS加速度计都支持直接连接多数嵌入式处理器，但要获得最高性能则可能要求采用具有模拟输出的单轴或双轴解决方案。例如，ADXL001高性能宽带iMEMS[®]加速度计就利用22-kHz谐振提供最宽的带宽，但它只是一款单轴模拟输出器件。在配有模数转换通道的系统中，模拟输出可实现快速接口，但当前的开发趋势似乎更青睐于那些搭载了数字接口的传感器。

内核传感器的频率响应和测量范围决定其输出饱和前可以支持的最大振动频率和幅度。饱和会降低频谱响应，从而产生可能导致故障报警的杂散成分，即使饱和频率不影响目标频率时也是如此。测量

范围和频率响应的关系如下：

$$A_{p-p} = D_{p-p} \times \omega^2$$

其中， D 为物理位移， ω 为振动频率， A 为加速度。

频率响应和测量范围限制着传感器的响应，其噪声和线性度则限制着分辨率。噪声决定将在输出中响应的振动下限，而线性度则决定振动信号产生的故障谐波量。

模拟滤波器

模拟滤波器将信号成分限制在一个奈奎斯特区之内，即为示例系统采样速率的一半。即使滤波器截止频率处于奈奎斯特区之内，也不可能无限制地抵制高频组分，这些高频组分仍可能折回通带中。对于只监控第一奈奎斯特区的系统，这种折回行为可能产生假故障，并扭曲特定频率下的振动成分。

窗

在振动检测应用中，时间相干采样往往并不实用，因为时间记录起始和结束处的非零采样值会导致较大的频谱泄漏，从而可能降低FFT分辨率。在计算FFT前应用窗口函数有助于控制频谱泄漏。最佳窗口函数取决于实际信号，但通常需要衡量的因素包括过程损失、频谱泄漏、旁瓣位置和旁瓣电平。

快速傅里叶变换(FFT)

FFT是分析离散时间数据的一种高效算法。该过程将时间记录转换为离散频谱记录，其中，每个采样代表奈奎斯特区的一个离散频段。输出采样的总数等于原始时间记录中的采样数，在大多数情况下，为二项级数中的一个数字(1、2、4、8……)。频谱数据同时包括幅度和相位信息，可采用矩形或极性格式表示。采用矩形表示时，FFT仓的一半含有模值信息，另一半则含有相位信息。采用极性表示时，FFT仓的一半含有实部结果，另一半则含有虚部结果。

在某些情况下，幅度和相位信息都有用，但幅度/频率关系含有的信息往往足以检测关键变化。对于只提供幅度结果的器件，FFT谱线的数量等于原始时域记录中采样数的一半。FFT频谱宽度等于采样速率除以记录总数。在一定程度上，每个FFT频谱都像时域中一个独立的带通滤波器。图5为MEMS振动传感器的一个实际示例，其中，采样速率为20480 SPS，始于512点记录。在这种情况下，传感器只提供幅度信息，因此，总数为256，频谱宽度等于40 Hz (20480/512)。




图5. ADIS16228 FFT输出。

频谱宽度非常重要，因为当频率从一个谱线转换到一个邻近谱线时，频谱宽度决定频率分辨率，同时还决定包含的总噪声。总噪声(rms)等于噪声密度($\sim 240 \mu\text{g}/\sqrt{\text{Hz}}$)与频谱宽度平方根($\sqrt{40 \text{ Hz}}$)之积，约合1.5 mg rms。对于噪声对振动分辨影响最大的低频应用，可在FFT过程之前采用一个抽取滤波器，这样可以提高频率和幅度分辨率，而无需更改ADC的采样频率。以256对20480 SPS的采样速率进行抽取计算，可使频率分辨率增强256倍，同时使噪声降低16倍。

频谱报警

使用FFT的一个关键优势是可以简化频谱报警的应用。图6中的示例包括5个独立的频谱报警，分别负责监控机器自然频率(#1)、谐波(#2、#3和#4)以及宽带成分(#5)。报警和临界电平对应于机器健康振动与时间关系曲线中的电平。启动和停机频率完善了这种关系所代表的过程变量定义。在使用嵌入式处理器时，频谱报警定义变量(启动/停机频率、报警/临界报警电平)可能处于采用数字码配置的可配置寄存器中。使用相同的比例因子和谱线编号方案可大大简化这一过程。




图6. FFT示例(带频谱报警)。

记录管理

记录管理是与过程变量关系关联的一个关键功能。存储每台机器寿命期内不同阶段的FFT记录可对多种行为进行分析，然后绘制出一幅磨损曲线图，从而有助于维护和安全规划。除了汇集历史振动数据以外，捕获与电源、温度、日期、时间、采样速率、报警设置和滤波相关的条件数据也具有较大价值。

接口

接口取决于特定厂房中的现有基础设施。在某些情况下，有多种工业电缆通信标准(如以太网、RS-485)可供选择，因此，智能传感器与通信系统之间的接口可能是一个嵌入式处理器。在其他情况下，相同的嵌入式处理器可用来连接智能传感器与现有无线协议，比如Wi-Fi、ZigBee或特定系统标准。有些智能传感器(如面向远程传感器的ADIS16000无线网关和ADIS16229)配有开箱即用的无线接口，通过常见的嵌入式接口(如SPI或I²C)即可使用。

结论

MEMS惯性技术迎来了一个崭新的振动监控时代，并为此类仪器仪表赢得了更广泛的用户群体。性能、封装和熟悉度可能有利于压电技术继续发挥作用，但显然振动监控正在发展和进步。通过先进的功能集成和出色的适应能力，MEMS器件在新型振动监控应用中获得了越来越多的关注。检测点的高级信号处理技术带来了巨大便利，使大多数情况下的监控负担简化为一种简单状态(正常、报警、临界)。此外，通过便利的通信通道实现的远程数据存取功能则为振动监控仪器创造了新的应用机会。放眼未来，关键性能指标(噪声、带宽和动态范围)的发展，再加上高度的功能集成，必将促使这种趋势继续向前发展。

参考文献

电路笔记CN0303: [带频率响应补偿功能的MEMS振动分析仪](#)。

Bob Scannell MS-2507: [利用无线振动传感器实现连续、可靠的过程监控](#)。

作者简介

Mark Looney [mark.looney@analog.com]

是ADI公司(美国北卡罗来纳州格林斯博罗)的iSensor[®]应用工程师。自1998年加入ADI公司以来，他在传感器信号处理、高速模数转换器和DC-DC电源转换领域积累了丰富的工作经验。他拥有内华达州大学雷诺分校电子工程专业学士(1994年)和硕士(1995年)学位，曾发表过数篇文章。加入ADI公司之前，他曾协助创立汽车电子和交通解决方案公司IMATS，还担任过Interpoint公司的设计工程师。



轻松实现复杂电源时序控制

作者: Jess Espiritu

简介

电源时序控制是微控制器、FPGA、DSP、ADC和其他需要多个电压轨供电的器件所必需的一项功能。这些应用通常需要在数字I/O轨上电前对内核和模拟模块上电,但有些设计可能需要采用其他序列。无论如何,正确的上电和关断时序控制可以防止闩锁引发的即时损坏和ESD造成的长期损害。此外,电源时序控制可以错开上电过程中的浪涌电流,这种技术对于采用限流电源供电的应用十分有用。

本文讨论使用分立器件进行电源时序控制的优缺点,同时介绍利用ADP5134内部精密使能引脚实现时序控制的一种简单而有效的方法。ADP5134内置2个1.2-A降压调节器与2个300-mA LDO。同时,本文还列出一系列IC,可用于要求更高精度、更灵活时序控制的应用。

图1所示为一种要求多个供电轨的应用。这些供电轨为内核电源(V_{CCINT})、I/O电源(V_{CCO})、辅助电源(V_{CCAUX})和系统存储器电源。




图1. 处理器和FPGA的典型供电方法。

举例来说, Xilinx® Spartan-3A FPGA具有一个内置上电复位电路,可确保在所有电源均达到其阈值后才允许对器件进行配置。这样有助于降低电源时序控制要求,但为了实现最小浪涌电流电平并遵循连接至FPGA的电路时序控制要求,供电轨应当按以下序列上电: $V_{CCINT} \Rightarrow V_{CCAUX} \Rightarrow V_{CCO}$ 。请注意:有些应用要求采用特定序列,因此,务必阅读数据手册的电源要求部分。

使用无源延迟网络简化电源时序控制

实现电源时序控制的一种简单的方法就是利用电阻、电容、二极管等无源元件,延迟进入调节器使能引脚的信号,如图2所示。当开关闭合时,D1导电,而D2仍保持断开。电容C1充电,而EN2处的电压根据R1和C1确定的速率上升。当开关断开时,电容C1通过R2、D2和 R_{PULL} 向地放电。EN2处的电压以R2、 R_{PULL} 和C2确定的速率下降。更改R1和R2的值会改变充放电时间,从而设置调节器的开启和关闭时间。




图2. 利用电阻、电容和二极管实现电源时序控制的简单方法。

该方法可用于不要求采用精密时序控制的应用,以及只需延迟信号即可并可能只要求采用外部R和C的部分应用。对于标准调节器,采用这种方法的缺点在于,使能引脚的逻辑阈值可能因为电压和温度而存在很大的差异。此外,电压斜坡中的延迟取决于电阻和电容值及容差。典型的X5R电容在 -55°C 至 $+85^{\circ}\text{C}$ 温度范围内的变化幅度约为 $\pm 15\%$,由于直流偏置效应还会出现 $\pm 10\%$ 的变化,从而使时序控制变得不精确,有时还会变得不可靠。

精密使能轻松实现时序控制

为了获得稳定的阈值电平以实现精密时序控制,大多数调节器都要求采用一个外部基准电压源。ADP5134通过集成精密基准电压源、大幅节省成本和PCB面积的方式解决了这个问题。每个调节器都有一个独立的使能引脚。当使能输入的电压升至 $V_{IH,EN}$ (最小值为0.9 V)以上时,器件退出关断模式,且管理模块开启,但不会激活调节器。将使能输入的电压与一个精密内部基准电压(典

型值为0.97 V)相比较。一旦使能引脚的电压升高至高于精密使能阈值,则调节器被激活,输出电压开始升高。在输入电压和温度转折处,基准电压的变化幅度只有±3%。这一小范围变化可确保精密的时序控制,解决采用分立器件时遇到的各种问题。

当使能输入的电压降至低于基准电压低80 mV(典型值)时,调节器停用。当所有使能输入上的电压都降至 V_{IL_EN} (最大值为0.35 V)以下时,器件进入关断模式。在该模式下,功耗降至1 μ A以下。图3和图4展示了用于Buck1的ADP5134精密使能阈值在温度范围内的精度。




图3. 温度范围内的精密使能导通阈值(10个采样)。




图4. 温度范围内的精密使能关闭阈值(10个采样)。

使用电阻分压器简化电源时序控制

通过将衰减版本的调节器输出端连接至待上电的下一个调节器使能引脚,可对多通道电源进行时序控制,如图5所示,其中,调节器按以下顺序开启或关闭: Buck1 \rightarrow Buck2 \rightarrow LDO1 \rightarrow LDO2。图6为EN1连接至 V_{IN1} 后的上电序列。图7所示为EN1与 V_{IN1} 断开后的关断序列。




图5. 采用ADP5134实现的简单时序控制。




图6. ADP5134启动序列。




图7. ADP5134关断序列。

序列器IC提高时序精度

在某些情况下，实现精密时序比降低PCB面积和成本更重要。对于这些应用，可以使用电压监控和序列器IC，比如在电压和温度范围内，精度可达 $\pm 0.8\%$ 的ADM1184四通道电压监控器。或者，对于要求更加精确的上电和关断序列控制的应用，可以使用带可编程时序控制的ADM1186四通道电压序列器和监控器。

ADP5034四通道调节器集成了两个3-MHz、1200-mA降压调节器和两个300 mA LDO。典型的时序控制功能可以通过以下方式实现，采用ADM1184监控一个调节器的输出电压，并在被监测输出电压达到某个电平时，向下一个调节器的使能引脚提供一个逻辑高电平信号。这种方法(如图8所示)可用于不具有精密使能功能的调节器。

结论

使用ADP5034精密使能输入进行时序控制既简单又轻松，每个通道只需要两个外部电阻即可。而更加精密的时序控制则可以通过ADM1184或ADM1186电压监控器实现。

参考文献

应用笔记

Murnane、Martin和Chris Augusta。AN-932应用笔记，[电源时序控制](#)。ADI公司，2008年。

外部资源

[Xilinx DS529 Spartan-3A FPGA系列数据手册](#)

产品页面

[电源管理](#)

[时序控制](#)




图8. 使用ADM1184四通道电压监控器对ADP5034四通道调节器实施时序控制。

作者简介

Jess Espiritu [jesus.espiritu@analog.com] 于2005年7月毕业于圣托马斯大学，获电子工程学士学位，毕业后即加入ADI公司。目前在ADGT担任应用工程师一职。工作之余，Jess喜欢打篮球、下棋。



利用创造性补偿实现小型放大器驱动200 mW负载

作者：Mark Reisiger

概述

在很多应用中，都需要用到能够为负载提供适当功率的放大器；另外还需保持良好的直流精度，而负载的大小决定了目标电路的类型。精密运算放大器能驱动功率要求不足50 mW的负载，而搭配了精密运算放大器输入级和分立功率晶体管输出级的复合放大器可以用来驱动功率要求为数W的负载。但是，在中等功率范围内却没有优秀的解决方案。在这个范围内，不是运算放大器无法驱动负载，就是电路过于庞杂而昂贵。

最近在设计惠斯登电桥驱动器时，这种两难处境更为明显。激励电压直接影响失调和范围，因此需要具有直流精度。这种情况下，源极电压和电桥之间的容差不足1 mV。若以7V至15V电源供电，则电路必须以单位增益将电桥从100 mV驱动至5V。

使问题变得更为复杂的是，它能使用各种不同的桥式电阻例如，应变计的标准阻抗为120 Ω或350 Ω。若采用120 Ω电桥，则放大器必须提供42 mA电流，才能保持5 V电桥驱动能力。此外，电路驱动能力必须高达10 nF。这是考虑电缆和电桥耦合电容后得到的数值。

放大器选择

设计该电路的第一步，是选择可以驱动负载的放大器。其压差(V_{OH})在目标负载电流情况下，必须位于电路的可用裕量范围内。针对该设计的最小电源电压为7 V，最大输出为5 V。若裕量为250 mV，则可用裕量($V_{DD} - V_{OUT}$)等于1.75 V。目标负载电流为42 mA。

精密、双通道运算放大器ADA4661-2具有轨到轨输入和输出特性。该器件的大输出级可驱动大量电流。源电流为40 mA时，数据手册中的压差电压规格为900 mV，因此可轻松满足1.75 V裕量要求。

压差限制了电路采用低压电源工作，而功耗则限制了电路采用高压电源工作。可计算芯片升温，确定最大安全工作温度。MSOP封装简化了原型制作，但LFCSP封装的热性能更佳，因此如有可能应当采用LFCSP封装。MSOP的热阻(θ_{JA})等于142°C/W，LFCSP的热阻等于83.5°C/W。最大芯片升温可通过将热阻乘以最大功耗计算得到。当电源为15 V且输出为5 V时，裕量为10 V。最大电流为42 mA，因此功耗为420 mW。最终的芯片升温(MSOP为60°C，LFCSP为35°C)限制最大环境温度为65°C (MSOP)以及90°C (LFCSP)。

为保持精确的电桥激励电压，芯片和封装的组合热性能同样十分重要。不幸的是，驱动大输出电流时，某些运算放大器的性能下

降明显。输出级功耗使得芯片上的温度梯度极大，从而导致匹配晶体管和调节电路之间的不平衡。ADA4661-2设计用于驱动大功率，同时抑制这些温度梯度。

反馈环路稳定

满足负载-电容规格不容易，因为大部分运算放大器在不使用外部补偿的情况下无法驱动10 nF的容性负载。驱动大容性负载的一种经典技巧，是使用多个反馈拓扑，如图1所示。图中隔离电阻 R_{ISO} 将放大器输出和负载电容 C_{LOAD} 隔离。将输出信号 V_{OUT} 通过反馈电阻 R_F 进行回送，便能保持直流精度。通过电容 C_F 反馈放大器输出，可保持环路稳定性。

如需使该电路有效， R_{ISO} 必须足够大，以便总负载阻抗在放大器的单位增益频率下表现出纯阻性。这是很困难的，因为该电阻上会有电压降。通过分配最差情况下的剩余电压裕量，可确定 R_{ISO} 的最大值。6.75V电源以及5V输出允许1.75V总压差。放大器 V_{OH} 占用总压差的900 mV，因此电阻上的压降最高允许达到850 mV。如此，便可将 R_{ISO} 的最大值限制为20 Ω。2 nF负载电容在该放大器的单位增益交越频率4 MHz处产生一个极点。显然，多反馈无法满足该要求。




图1. 多反馈拓扑

另一种稳定重载缓冲器的方法是使用混合单位跟随器拓扑，如图2所示。这种方法通过降低反馈系数，强迫反馈环路在较低频率处发生交越，而非尝试移除负载-电容形成的极点。由于存在负载极点，因此会产生过多相移；通过强迫环路在发生过多相移之前完成交越，便可实现电路稳定性。

反馈系数是噪声增益的倒数，因此人们可能得出结论，认为这种方法摒弃了采用单位增益信号的原则。若电路采用传统反相或同相配置，那么这种观点是正确的。但若对原理图作深入考察，便会发现两个输入均被驱动。分析该电路的一种简便方法是将 $-R_F/R_S$ 反相增益与 $(1 + R_F/R_S)$ 同相增益相叠加。这样便可得到以+1信号增益以及 $(R_S + R_F)/R_S$ 噪声增益工作的电路。针对反馈系数和信号增益的独立控制允许该电路稳定任何大小的负载，但代价是电路带宽。

然而，混合单位跟随器电路具有某些缺点。第一个问题是，噪声增益在所有频率下都很高，因此直流误差(如失调电压， V_{OS})通过噪声增益而放大。这使得满足直流规格的任务变得尤为艰难。第二个缺点需对放大器的内部工作原理有一定了解。该放大器具有三级架构，采用级联式米勒补偿。输出级有自己的固定内部反馈。这使得外部反馈环路有可能实现稳定，同时使输出级反馈环路变得不稳定。




图2. 混合单位跟随器拓扑

通过将两个电路的工作原理相结合，便可解决这两个缺点，如图3所示。多反馈分隔低频和高频反馈路径，并加入了足够多的容性负载隔离，从而最大程度减少输出级的稳定性问题。利用电桥电压，通过反馈电阻 R_F 驱动低频反馈。利用放大器输出，通过反馈电容 C_F 驱动高频反馈。

在高频时，电路还表现为混合单位跟随器。高频噪声增益由电容阻抗确定，数值等于 $(C_S + C_F)/C_F$ 。该噪声增益允许反馈环路在一个足够低的频率上完成交越，而负载电容不会降低该频率处的稳定性。由于低频噪声增益为单位增益，因此可保持电路的直流精度。




图3. 电桥驱动器原理图

保持直流精度要求十分留意信号走线，因为电路中存在大电流。从42 mA的最大负载电流中，仅需7 m Ω 即可产生300 μ V压降；该误差已相当于放大器的失调电压。

解决这个问题的一种典型方法是使用4线开尔文连接，利用两个载流连接(通常称为“强制”)驱动负载电流，另外两线为电压测量连接(通常称为“检测”)。检测连接必须尽可能靠近负载，以防任何负载电流流过。

对于桥式驱动器电路而言，检测连接应在电桥的顶部和底部直接实现。在负载和检测线路之间不应共享任何PCB走线或线缆。GND_SENSE连接应当经路由后回到电压源 V_{IN} 。例如，假设激励为DAC，则GND_SENSE应当连接DAC的REF_GND。电桥的GND_FORCE连接应当具有专用的走线并一路连接回到电源，因为允许桥式电流流过接地层将产生不必要的压降。

误差预算

该电路的直流误差预算如表1所示，主要由放大器的失调电压和失调电压漂移所决定。它假定工作条件处于最差情况范围内。总误差满足1 mV要求，并大幅优于该要求。

表1. 误差预算

参数	条件	计算	误差
失调电压	$0\text{ V} < V_{CM} < 5\text{ V};$ $6.75\text{ V} < V_{DD} < 15\text{ V}$		300 μ V
失调电压漂移	$0\text{ V} < V_{CM} < 5\text{ V};$ $6.75\text{ V} < V_{DD} < 15\text{ V}$ $-40^\circ\text{C} < T < +70^\circ\text{C}$	$300\text{ }\mu\text{V}/^\circ\text{C} \times 110^\circ\text{C}$	341 μ V
功耗	$V_{DD} = 15\text{ V}; 0\text{ V} < V_{CM} < 5\text{ V}$	等式1	168 μ V
增益误差	$0\text{ V} < V_{CM} < 5\text{ V};$ $-40^\circ\text{C} < T < +125^\circ\text{C}$	$5\text{ V} \times 1/(105\text{ dB} + 1)$	27 μ V
电源抑制	$6.75\text{ V} < V_{DD} < 15\text{ V}$	$8.25\text{ V}/120\text{ dB}$	8 μ V
总误差			844 μ V

表中的第三项表示功耗误差。放大器功耗会增加芯片温度，因此与环境温度下的无负载电流情况相比，失调电压产生漂移。最差情况下的误差计算采用最高电源电压、最高输出电压以及最低阻性负载，如等式1所示。注意，放大器上的最差情况压降通过 R_{ISO} 电阻得以部分降低。

$$V_{PDISS} = V_{DROP} I_{LOAD} \Theta_{JA} TC_{VOS}$$

$$V_{PDISS} = \left[15\text{ V} - 5\text{ V} \left(1 + \frac{20\text{ }\Omega}{120\text{ }\Omega} \right) \right] \left[\frac{5\text{ V}}{120\text{ }\Omega} \right] \left[142 \frac{^\circ\text{C}}{\text{W}} \right] \left[3.1 \frac{\mu\text{V}}{^\circ\text{C}} \right] \quad (1)$$

$$V_{PDISS} = 168\text{ }\mu\text{V}$$

直流测量结果

误差电压等于输入电压 V_{IN} 和负载电压 V_{OUT} 之差。图4显示原型电路的误差电压与负载电压的关系。桥式驱动器电路中的最大误差源是失调电压和失调电压漂移。由于放大器功耗而产生的额外误差与桥式电压有关。电源电压对功耗的影响可从不同颜色的曲线中看出来。黑色曲线功耗最低(50 mW), 电源电压最小(7V)。芯片仅升温 7°C , 因而该曲线代表室温失调电压与该器件共模电压的关系。




图4. 误差电压与输出电压的关系

红色(10V)和蓝色(15V)曲线分别代表175 mW最大功耗和385 mW最大功耗下的性能。随着输出电压的上升, 额外的功耗使芯片升温 25°C 至 55°C , 导致失调电压发生漂移。该额外热误差曲线形状为抛物线形, 因为当 V_{OUT} 为 V_{DD} 一半时, 具有最大功耗。

电源在很大程度上依赖失调电压, 这表示应当考虑该电路的电源抑制。图5显示扫描电源电压并固定输出电压时的误差电压。黑色曲线表示轻载情况, 此时放大器电源抑制(PSR)起主要作用。就该器件而言, $10\ \mu\text{V}$ 变化表示118 dB PSR。红色和蓝色曲线显示输出消耗额外功耗(由于负载为 $350\ \Omega$ 和 $120\ \Omega$ 典型桥式电阻)的结果。红色和蓝色曲线的有效PSR分别为110 dB和103 dB。




图5. 误差电压与电源电压的关系

该电路性能显然取决于失调漂移与温度的关系。目前为止, 在所有与温度有关的误差计算中均采用了 TCV_{OS} 规格。需要为该假设找到合理的解释, 因为芯片温度由于放大器功耗与环境温度的改变有所不同而上升。前者在芯片表面形成较大的温度梯度, 影响放大器的微妙平衡。这些梯度会使失调电压漂移相比数据手册规格而言要差得多。ADA4661-2经特殊设计, 其功耗极大且不影响失调漂移性能。

图6显示失调漂移测量值与温度的关系。额定性能重现于黑色曲线, 并具有低电源电压与高阻性负载($-1.2\ \mu\text{V}/^{\circ}\text{C}$)。红色曲线显示 $120\ \Omega$ 桥式负载结果。值得注意的是, 曲线的形状未发生改变; 它仅仅由于芯片升温(6.4°C)而向左平移。蓝色曲线显示电源电压上升至15 V时的结果——此时可测量电路的最大功耗。同样地, 曲线形状不发生改变, 但由于芯片升温 55°C 而向左平移。内部功耗已知(385 mW), 因此可计算系统的实际热阻(θ_{JA}), 即 $143^{\circ}\text{C}/\text{W}$ 。重要的是需考虑工作的环境温度范围。最大芯片温度不应超过 125°C ; 这意味着对于最差情况负载而言, 最大环境温度为 70°C 。




图6. 误差电压与环境温度的关系

瞬态测量结果

电路的阶跃响应是评估环路稳定性的简便方法。图7显示高电阻电桥在容性负载范围内的阶跃响应测量值; 图8显示低电阻电桥在同样条件下的测量值。由于反馈网络的**极点-零点二联效应**, 该电路的阶跃响应具有过冲特性。该二联响应存在于基波中, 因为电路反馈系数从低频时的单位增益下降至高频时的0.13。由于零点相较于极点而言处于更高的频率, 阶跃响应将始终过冲, 哪怕相位裕量远大于适当值。此外, 二联效应在电路中具有最大的时间常数, 因此趋向于对建立时间产生主要影响。当采用高阻性负载以及1 nF容性负载时, 电路具有最差情况下的稳定性以及输出级振铃。




图7. 无负载阶跃响应




图8. 有负载阶跃响应

结论

本文所示之负载驱动器电路可为低至 $120\ \Omega$ 的阻性负载施加 $5\ \text{V}$ 电压，而总误差不超过 $1\ \text{mV}$ ，并且能稳定驱动高达 $10\ \text{nF}$ 总电容。电路符合其额定性能，并能以 $7\ \text{V}$ 至 $15\ \text{V}$ 的宽范围电源供电，功耗接近 $400\ \text{mW}$ 。通过以 $\pm 7\ \text{V}$ 电源为放大器供电，该基本电路便可扩展驱动正负载和负负载。全部性能通过一个 $3\ \text{mm} \times 3\ \text{mm}$ 小型放大器以及四个无源元件即可实现。

作者简介

Mark Reisinger [mark.reisinger@analog.com] 是线性产品部门的设计工程师，负责CMOS放大器设计。Mark拥有罗切斯特理工学院电气工程学士(BSEE)和电子工程硕士(MSEE)学位，于2005年加入ADI公司。



简单电路让数字电源控制器与模拟控制兼容

作者: Irvin Ou

最近, 超大规模集成(VLSI)技术的发展拓宽了数字控制应用范围, 尤其是在电源电子元件方面的应用。数字控制IC具有多种优势, 比如裸片尺寸更小、无源元件数量更少、成本更低。另外, 数字控制可利用电源管理总线(PMBus™)来完成系统配置; 高级控制算法能改善性能; 可编程性则可实现应用优化。随着**数字电源管理**的进一步普及并代替大量模拟控制器, 它必须保持现有功能的向后兼容性, 从而使数字电源模块和模拟电源模块均可在同一个系统中工作。

模拟电源模块中一般使用输出电压调整, 这样最终用户可以通过外部电阻更改电源模块的输出电压。它具有增强的灵活性, 允许将某些经过选择的标准模块用到几乎所有应用中, 而无论电压要求如何。图1显示AGF600-48S30模拟电源模块中调整输出电压的典型配置。

输出电压可通过改变连接电源模块正输出端或接地端的电阻来进行调节。通过连接外部电阻 R_{UP} 并使 R_{DOWN} 浮空, 可以向上调整输出电压(高于标称输出电压), 或者通过连接外部电阻 R_{DOWN} 并使 R_{UP} 短路(电阻值为零)向下调整(低于标称输出电压)。




图1. 调整AGF600-48S30 DC-DC转换器的输出电压

在模拟解决方案中, R_{UP} 和 R_{DOWN} 可改变误差放大器的基准电压。误差放大器利用电阻分压器感测输出电压, 分压器通过负反馈连接误差放大器的反相输入端。误差放大器的输出电压控制驱动信号的占空比, 进而设置输出电压。因此, 输出电压随基准电压的变化而改变, 而 R_{UP} 或 R_{DOWN} 可以改变基准电压, 进而向上或向下调整输出电压。

图2显示两种广泛用于模拟电源模块中的调压方式。图2(a)中的模拟控制器引脚允许外部电阻 R_{DOWN} 降低误差放大器同相输入端的电压, 从而降低输出电压。外部电阻 R_{UP} 与电阻分压器串联连接, 可降低施加在误差放大器反相输入端的电压, 从而增加输出电压。图2(b)中的模拟控制器不提供针对内部基准电压的访问, 但可以加入一个外部误差放大器和基准电压源, 以便对输出电压进行调整。外部放大器输出端与内部放大器输出端相连, 有效地旁路了内部误差

放大器。然后, 基准电压可采用之前的相同电路进行配置, 从而以同样的方式对两个电源模块进行调整。




图2. 利用(a)带有可配置内部基准电压的模拟控制器, 或者(b)带有固定内部基准电压的模拟控制器调整模拟电源模块的输出电压

对于数字控制器来说, 所有的控制功能均由数字逻辑实现。图3所示为集成PMBus接口的高级数字控制器ADP1051的功能框图。该器件非常适合高密度DC-DC电源转换, 具有6个可编程脉冲宽度调制(PWM)输出, 可控制大部分高效电源拓扑。另外, 该器件还能控制同步整流(SR), 并集成6个模数转换器(ADC), 能够采样模拟输入电压、输入电流、输出电压、输出电流、温度以及其它参数。转换为数据后, 将这些信号发送至数字内核模块进行处理。该器件采用灵活的状态机架构, 以硬件实现全部功能, 提供稳定可靠的解决方案, 但无法通过编程实现设计以外的功能。器件的全部功能——包括输出电压调整——均以数字方式处理。为了调整输出电压, 应通过PMBus接口发送一条命令, 改变数字基准电压值。




图3. 数字控制器ADP1051功能框图

考虑整个控制环路，输出电压通过电压分压器或者运算放大器缩放到合适的值，然后输入给VS+引脚。ADC对该电压进行采样。数字内核知道数字化的输出电压值和通过PMBus接口设置的数字基准电压。数字比较器和补偿滤波器将数字基准电压与检测到的比例输出电压进行比较，产生误差信号以控制PWM，处理方式与模拟控制器相同。不幸的是，数字比较器只能通过PMBus使用数字基准电压。数字比较器、数字基准电压以及数字补偿滤波器均只采用逻辑电平信号工作，因此无法使用外部基准电压并旁路内部比较器和滤波器。受限于这种固定的硬件配置，向后兼容现有模拟调整功能的唯一途径是调节VS+引脚上的ADC检测电压。一种方法是重新配置反馈网络。

图4中， R_{D1} 和 R_{D2} 构成标准反馈网络——一个简单的电阻分压器，可在ADC检测输出电压之前对其进行调节。检测电压为：

$$V_{-VS+} = \frac{R_{D2}}{R_{D1} + R_{D2}} \times V_O \quad (1)$$

其中， V_O 是电源模块的实际输出电压。采用标准反馈网络，则输出电压无法以模拟方式调整。如图4所示，通过加入 R_{UP} 、 R_{T0} 和 V_{TRIM} 的方式重新配置反馈网络可对比例输出电压进行调节。于是，检测电压为：

$$V_{-VS+} = \frac{R_{T0} \parallel R_{D2}}{R_{D1} + R_{UP} + R_{T0} \parallel R_{D2}} \times V_O + \frac{(R_{D1} + R_{UP}) \parallel R_{D2}}{R_{T0} + (R_{D1} + R_{UP}) \parallel R_{D2}} \times V_{TRIM} \quad (2)$$

VS+引脚上的正常工作电压为1 V。若 V_{TRIM} 为1 V左右且 R_{T0} 远大于 R_{D2} ，则可忽略电路的其余分支部分。复合网络用作简单分压器，并调节 R_{UP} 电阻值，提供类似于模拟控制器的特性，实现了模拟电源模块中的电压向上调整。




图4. ADP1051可调整反馈网络

然而，提供向下调整能力则要更为复杂。数字控制器不知道系统应当输出的确切电压值，因此它会尝试最大程度降低 V_{VS+} 和内部数字基准电压之间的误差。 V_{VS+} 将始终随内部数字基准电压的变化而改变，其典型值设为1 V。等式2显示 V_O 与 V_{TRIM} 呈线性关系。由图2可知，向下调整输出电压的机制是产生一个表示所需输出电压与标称输出电压之差的误差电压。内部的基准电压将先会减去这个误差电压，然后才会加到误差放大器的同相端。若在误差放大器的反相输入端加入相同的电压差，则两个电路都将具有相同的输出结果。因此， V_{TRIM} 应当与所需的输出电压和标称电压之差成比例，而非采用固定值。

图5中的电路具有兼容模拟向上或者向下调压的功能。两个电阻分压器产生两个基准电压，其中一个基准电压表示模拟控制器所需的输出基准电压，另一个表示内部基准电压。利用一个电压跟随器来避免所需的输出基准电压与后续电路相互影响。利用AD822 FET输入运算放大器，将所需的输出基准电压(V_1)从模拟控制器的内部基准电压(V_2)中去除，得到所需的电压差。此电路的线性放大增益确保了 V_{TRIM} 足够大，从而能对 V_{VS+} 产生影响。




图5. 重新配置反馈网络，方便进行模拟输出调整





图6. 使用重新配置的反馈网络后，调整ADP1051输出电压的计算结果：(a)向下调整 (b)向上调整

目标输出电压调整特性的定义参见AGF600-48S30数据手册。表1显示了一组应用于新配置反馈网络中的参数，采用此组参数，可以使其兼容模拟电源模块电压调整特性。

表1. 图5所示电路的电阻值

R1	7.5 kΩ	R5	5.6 kΩ	R4	120 kΩ	R7	120 kΩ
R2	30 kΩ	R6	30.9 kΩ	R14	2200 kΩ	R8	2200 kΩ
R10	20 kΩ	R13	1 kΩ	R12	29 kΩ	RT0	17.8 kΩ

采用等式2和表1中的数值，便可计算输出电压调整特性。图6显示结果曲线。目标值和计算值之间的误差由重新配置的反馈网络产生。该误差极小(标称输出电压为30V时，该误差值不足0.1V)，这表示该电路的输出结果良好。

通过计算可以验证这种重新配置反馈网络以调整输出电压的方法，并为其它使用数字基准电压的数字电源控制器——比如

ADM1041A、ADP1046A、ADP1050和ADP1053等——向后兼容模拟控制器提供思路，增强了数字电源解决方案的灵活性。

参考文献

ADIsimPower® 设计工具

[向ADI电源管理专家提问](#)

[高性能电源管理产品](#)

[视频: ADuM3190\(隔离式误差放大器\)和ADP1051\(数字控制器\)](#)

作者简介

Irvin Ou [irvin.ou@analog.com] 是中国深圳的一名应用工程师。他获得华南理工大学电力电子硕士学位后，于2010年加入ADI公司。Irvin负责数字电源控制产品。



电容数字转换器为诊断系统中的电平检测提供方便

作者: Jim Scarlett

在血液分析仪、体外诊断系统和其他很多化学分析应用中,液体必须从一个容器中转移到另一个,以便将样本从试管中、或者将试剂从瓶中吸取出来。这些实验室系统经常需要处理大量样本,因此尽可能缩短处理时间很重要。为了提高效率,用来吸取样本的探针必须快速移动,因此有必要精确地定位探针与所要吸取液体表面的相对位置。本文演示了电容数字转换器(CDC)的一种新颖使用方法,使用该方法可信心十足地完成这项工作。

CDC技术

本质上, Σ - Δ 型ADC利用简单的电荷平衡电路,将数值已知的基准电压以及数值未知的输入电压施加于固定片内输入电容上。电荷平衡确定未知输入电压。 Σ - Δ 型CDC有所不同,其未知值为输入电容。将已知的激励电压施加于输入,且电荷平衡检测未知电容的变化,如图1所示。CDC将保留ADC的分辨率和线性度。




图1. 基本CDC架构

集成式CDC通过两种方式部署。单通道AD7745和双通道AD7746 24位CDC与电容一同工作,该电容的一个电极连接激励输出,另一个连接CDC输入。单电极器件——如集成温度传感器的24位CDC AD7747或16位CapTouch™可编程控制器AD7147——可针对同一个电极施加激励并读取电容值。另一个接地的电极可以是真实电极,也可以是触摸屏上的用户手指。两种类型的CDC均可用作电平检测。

电容

在最简单的形式下,电容可以描述为两块平行板之间的电介质材料。电容值随平行板面积、两板距离和介电常数的变化而改变。

利用这些变量,可以测量非常规电容的变化值,确定探针相对液体表面的位置。

在本应用中,电容由导电板组成,该板位于试管或移动探针的下方,如图2所示。激励信号施加于一个电极,另一个连接CDC输入。无论哪个电极连接激励信号、哪个电极连接CDC输入,测得的电容都相同。电容绝对值取决于板和探针的尺寸、电介质的组成成分、探针与板之间的距离以及其他环境因素。注意,电介质包括空气、试管和其中的液体。此应用利用探针接近板(更重要的是,接近液体表面)时混合电介质发生改变的特性。




图2. 电平检测系统框图

图3显示电容值随探针靠近干燥试管而增加。通过观察可知,该变化是幂级数函数(二次方程),但系数随液体而变化。相比空气,液体具有高得多的介电常数,因此液体占电介质的比例越高,电容就上升越快。




图3. 干燥试管的电容测量

当探针非常接近液体表面时，测得的电容值加速上升，如图4所示。这一较大的变化可用来确定接近液体表面的程度。




图4. 充盈试管的电容测量

归一化数据

通过归一化数据，可更好地确定液位。若探针相对某些参照点的位置精确已知，则系统可在无液体存在的条件下，在多个位置进行特性描述。一旦系统完成特性描述，则靠近液体表面过程中收集的数据便可从接近数据中减去干燥数据进行归一化处理，如图5所示。




图5. 归一化电容测量

除了温度、湿度和其他环境变化外，归一化还可移除电容测量的系统性因素。电极尺寸、探针与板之间的距离以及空气和试管的电介质效应均不影响测量。此时，数据表示向混合电介质中加入液体的效应，使接近控制变得更方便、更连贯。

然而，无法在所有情况下使用归一化数据。例如，运动控制系统可能不够精确，无法精准定位；又或者电机控制器的通信链路相对CDC输出速率而言较慢。就算归一化数据不可用，本文描述的方法依然可行。

使用斜率和断续

如图所示，随着探针靠近液体表面，测得的电容加速增加，但无法方便地使用此信息控制探针靠近表面时的速度。当充盈水平较低时，原始电容值将高于容器充盈水平较高时的电容值。使用归一

化数据，则情况相反。这为寻找阈值增加了难度——此阈值可在适当时机触发，改变探针速度。

斜率(或电容的变化率)与位置变化之间的关系可用于存在绝对电容的情况。以恒定速度移动探针时，斜率能通过下一个电容读数减去上一个而近似。如图6所示，斜率数据的表现形式与原始电容数据一致。




图6. 使用归一化电容的斜率数据

原始或归一化电容读数的斜率在可变充盈水平下比读数本身要远为一致，且无论何种充盈水平下，找到斜率的阈值相对而言更为简单。斜率数据比电容数据略为嘈杂，因此对其求均值将很有用。当计算得到的斜率值上升至噪声以上时，探针十分接近液体表面。利用这种方法可以创建非常稳定的接近曲线。

目前为止涉及的数据都表明随着探针接近液体表面，系统的表现如何；但这种方法的一个重要特性将在探针接触液体时变得更为明显。在该点处产生了大量的断续，如图7所示。这并非像接触后数据点所显示的那样为电容曲线正常加速的一部分。该点处的电容读数是接触前读数的两倍多。这种关系可能会随着系统配置而改变，但它是稳定而一致的。断续的尺寸大小使寻找电容阈值变得相对容易，通过该阈值便能可靠地指示突破液体表面的程度。本应用的目标之一便是将探针插入液体已知的短距离，因此这种特性很重要。




图7. 液体表面的断续

若要使吞吐速率最大，探针应以可能的最高速度移动，同时尽量减少探针被推进的太远而造成损坏的危险。有时候可能不提供高精度电机控制系统，因此该解决方案必须要在无法得知探针精确位置的情况下工作。目前为止，我们讨论的测量方法可以让您信心十足地完成这项工作。

方法

图8所示的流程图列出了接近液体时采用的技术。

探针以能达到的最高速度移动，直到极其接近液体表面。根据位置信息、现有的计算能力以及预先表征系统的能力，该点可通过幂级数计算、电容阈值或电容曲线的斜率确定，如本文所述。对数据求均值可更可靠地确定该点。对电容数据进行归一化也能增加系统的可靠性。

当探针足够接近表面时，探针速度大幅下降，以便最终接近液体表面。为使效率最大化，该点应尽量靠近表面，但在穿透液体表面之前接近速度必须下降，以确保探针停止移动之前对穿刺距离具有良好的控制。

与液体表面的接触可利用电容值并通过该点的断续程度加以确定(如本文所述)，也可通过电容曲线斜率确定。求均值可降低噪声，但不执行该操作也能可靠地检测出较大的偏移。归一化电容数据可改善稳定性，但其影响不如接近阶段那么大。

随后，便可将探针驱至表面以下的预定距离。具有精密电机控制能力时，这很容易做到。若无精密电机控制，可估算速度，且探针可移动一段固定的时间。




图8. 简化控制流程图

穿透液体之后，会得到电容读数的两个特性数据。首先，随着探针在液体中移动，测量值的变化相对较小。虽然我们期望恒定变化速率有助于确定穿透深度，但并未观察到这样的现象。其次，不同液位下的测量值变化极小，如图9所示。穿透灌满的试管与穿透几乎为空的试管之后，测得的电容值基本相同。




图9. 电容与液位的关系

但是，归一化的数据却有所不同。随着液位的下降，归一化电容值也随之下降。若要在可靠的位置数据不可用的情况下确定液位是否降低，那么这种特性可能会有所帮助。

穿透液体表面之后，探针需要多少时间才能停止取决于包括电机控制系统本身在内的几个因素，但一条经过仔细研究的接近曲线可以保证严格控制探针，并使探针速度最大化。实验室中，探针以最大速度在两个电容读数之间移动约0.45 mm，可在穿透表面0.25 mm距离之内停止。若采样速率更高且探针在两个样本之间移动大约0.085 mm，则它可在距离液体表面0.05 mm距离之内停止。无论何种情况，探针均以最大速度工作，直到距离液体表面大约1 mm至3 mm处，从而提供最高效率和吞吐速率。

结论

这种打破传统使用集成式电容数字转换器的方法提供了一种简单而稳定的电平检测解决方案。接近曲线同时利用电容和斜率测量控制探针的运动。备用部署方案具有更高的稳定性，或者提供更多信息。本解决方案可在穿透表面后快速可靠地使探针停止移动，同时尽可能以最高探针速度移动至最终位置。本文仅浅显地描述了CDC技术用于电平检测的情况。经验丰富的工程师可以本文的思路作为出发点，针对特定应用环境对本解决方案加以改进。

参考文献

电容数字转换器

电路笔记CN0095: [电容数字转换器\(CDC\) AD7150用于近程传感应用](#)

Jia, Ning. [医疗保健应用中的ADI电容数字转换器技术](#), 模拟对话, 第46卷第2期, 2012年

作者简介

Jim Scarlett [jim.scarlett@analog.com] 于2002年加入ADI公司，职位是现场应用工程师。在此之前，他拥有11年的医疗保健行业从业经验。目前他是ADI医疗保健业务部的系统工程师。



电流输出电路技术为您的模拟工具箱添加多样性

作者: James Bryant

虽然诸如Howland电流源等电流镜和电路在教学时属于模拟电路部分, 仍然有相当一部分的工程师在定义精密模拟电路输出时倾向于从电压的角度来考虑问题。这很可惜, 因为电流输出可在多方面提供优势, 包括高噪声环境下的模拟电流环路信号(0 mA至20 mA和4 mA至20 mA), 以及在不借助光学或磁性隔离技术的情况下针对较大电位差进行模拟信号电平转换。本文总结了一部分现有技术, 并提供多款实用电路。

得到稳定的电流输出是极其简单的事情, 最简单的方法就是使用电流镜: 两个完全相同的晶体管——采用同一块芯片制造, 从而工艺、尺寸和温度都完全一致——如图1所示相连。两个器件的基极-射极电压相同, 因此流入集电极T2的输出电流等于流入集电极T1的输入电流。




图1. 基本电流镜

此分析假设T1和T2相同且等温, 并且它们的电流增益极高, 以至于可忽略基极电流。它还会忽略早期电压, 使集电极电流随集电极电压变化而改变。

可采用NPN或PNP晶体管组成这些电流镜。将n个晶体管并联组成T2, 则输出电流为输入电流的n倍, 如图2a所示。若T1由m个晶体管组成, T2由n个晶体管组成, 则输出电流将是输入电流的n/m倍, 如图2b所示。




图2. (a)多级电流镜(b)非整数比例电流镜
可将3个T2集电极结合起来, 得到 $3I_{IN}$

若早期电压影响很大, 则可使用略为复杂的威尔逊电流镜降至最低。3晶体管和4晶体管版本如图3所示。4晶体管版本更为精确, 且具有更宽的动态范围。




图3. 威尔逊电流镜T4为可选器件, 但使用它可改善精度和动态范围

需要跨导放大器(voltage_in/current_out)时, 可使用一个单电源运算放大器、一个BJT或FET(MOSFET通常是最佳选择, 因为它不存在基极电流误差)以及一个定义跨导值的精密电阻来组成, 如图4所示。




图4. 跨导放大器 $V_{IN} - I_{OUT}$

该电路简单、价格不高。MOSFET栅极上的电压可设置MOSFET中的电流和R1, 使R1上的电压V1等于输入电压V_IN。

若单芯片IC中需要用到电流镜, 则最好使用简单的晶体管电流镜。然而, 若采用分立式电路, 其匹配电阻高昂的价格(价格高是因为需求量有限, 而非制造困难)将使图5中的运算放大器电流镜成为最便宜的技术。该电流镜由跨导放大器和一个额外的电阻组成。




图5. 运算放大器电流镜

电流镜具有相对较高、有时非线性的输入阻抗，因此它们必须由高阻抗电流源(有时亦称为刚性电流源)提供电流。若输入电流必须具有低阻抗吸电流能力，则需使用运算放大器。图6所示为两个低 Z_{IN} 电流镜。




图6. (a)低 Z_{IN} 电流镜反相(b)低 Z_{IN} 电流镜同相

采用基本电流镜和电流源，则输入和输出电流极性相同。通常，输出晶体管的射极/源极直接或通过检测电阻接地，且输出电流从集电极/漏极流入负载，其他端子连接直流电源。这样做并非总是很方便，尤其当负载的一个端子需接地时。如图7所示，若电路采用其直流电源的射极/源极来构建，则不存在此问题。




图7. 接地负载电流镜

若电流或电压输入参考地，则必须使用电平转换。有多个电路可以实现；而图8中的系统在很多场合下都适用。这款简单的电路采用接地电流源驱动直流电源上的电流镜，从而驱动负载。注意，电流镜可能有增益，因此信号电流不需要像负载电流那么高。




图8. 电平转换电流镜

目前为止，我们讨论的电路都是单极性的——电流在一个方向上流动——但双极性电流电路也是可行的。最简单、使用最广泛的当数Howland电流泵，如图9所示。这款简单的电路有很多问题：它对电阻匹配的精度要求极高，以获得高输出阻抗；输入源阻抗会增加 R_1 电阻，因此它的数值必须非常低以最大程度降低匹配误差；电源电压必须比最大输出电压高得多；并且运算放大器的CMRR性能必须相对良好。




图9. Howland电流泵双极性电流输出

现在，高性能仪表放大器售价不高，因此使用一个运算放大器、一个仪表放大器和一个电流检测电阻组成双极性电流源极为方便，如图10所示。这类电路比Howland电流泵要更为简单，不依赖于电阻网络(除了集成仪表放大器的那种)，且电压摆幅在每个电源的500 mV以内。




图10. 双极性电流运算放大器

目前为止，我们讨论的电路都是具有精密电流输出的放大器。当然，它们能够与固定输入一同使用，提供精密电流源，但构建一个更简单的双端电流源也是可行的。低电流基准电压源ADR291具有10 μ A左右的待机电流，典型温度系数为20 nA/ $^{\circ}$ C。如图11所示，加入负载电阻后，则3 V至15 V电源范围内的基准电流为 $(2.5/R + 0.01)$ mA，其中R为负载电阻，单位是k Ω 。




图11. 双端电流源

若精度不是问题，且只要求刚性单极性电流源，则可以采用耗尽型JFET和一个电阻组成电流源。如图12所示，这种配置在温度发生变化时并不十分稳定，且对于给定的R值，各器件的电流可能有相当大的差异，但该配置简单而廉价。




图12. JFET电流源

最近，我需要为某些LED设计电源。有一些工程师朋友认为我在设计供LED进行调光的可变电流源时会遇到一些困难。事实上，我只是简单地改装了笔记本电脑的“黑砖头”电源(花几美分从跳蚤市场买的)就搞定了。图13显示的是经过简单修改的电源电路，可为LED提供恒定电流。采用小输出电流，它可以固定输出电压正常工作。




图13. 修改黑砖头开关电源以提供限流输出

为了得到可变的电流，将基准电压——来自黑砖头或本地——施加于P1和P2所代表的电位计。OPA2和MOSFET通过R1输出小电流，在其上产生压降。负载电流流过检测电阻。若检测电阻上的电压由于负载电流超过R1上的压降而有所下降，那么OPA1输出将上升，覆盖砖头中的电压控制，并限制其输出电压，防止输出电流超过限值。

本文对于基本电流源构想的讨论并不等同于详细的应用笔记。某些电路要求进行进一步设计以限制发热或散热，从而确保放大器的稳定性以及不超过绝对最大额定值，并计算实际性能限值。有关这些电路的更详细分析，请参考优秀的电子教材，比如ADI网站，甚至维基百科。

参考文献

应用笔记AN-1208。利用数字电位计AD5292和运算放大器ADA4091-4构建可编程双向电流源。ADI公司，2013年。

电路笔记CN-0099。利用差动放大器AD8276和运算放大器AD8603构建高精度、低成本电流源。

电路笔记CN-0151。使用DAC、运算放大器和MOSFET晶体管构建多功能高精度可编程电流源。

Martin Murnane。应用笔记AN-968。电流源：方案与电路。ADI公司，2008年。

作者简介

James Bryant [james@jbryant.eu] 从1982年起担任ADI欧洲地区的应用经理，拥有利兹大学物理与哲学学位。他是注册工程师(C.Eng.)、欧洲注册工程师(Eur. Eng.)、电机工程师协会会员(MIIEE)以及对外广播新闻处(FBIS)会员。除了热衷钻研工程学外，他还是一名无线电爱好者，他的呼叫代号是G4CLF。



Analog Dialogue

现实世界信号处理电路、系统和软件技术交流论坛 • 2014年第48卷第3期

- 2 编者寄语：新产品简介
- 3 设计适合工业、电信和医疗应用的鲁棒隔离式I²C/PMBus数据接口
- 9 揭开高性能多路复用数据采集系统的神秘面纱
- 13 精密模拟控制器优化高效率锂离子电池制造
- 19 了解开关调节器的输出，加快电源设计
- 23 应用工程师问答—41
LDO的运行困境：低裕量和最小负载
- 29 配置控制器局域网(CAN)位时序，优化系统性能



analog.com/zh/analogdialogue



本期介绍

设计适合工业、电信和医疗应用的鲁棒隔离式I²C/PMBus数据接口

工业、电信和医疗应用要求通过一个可靠接口来传输数据。2线双向I²C总线用于IC之间的低速通信。基于I²C，PMBus针对电源转换器和其它相连器件定义了一种开放标准数字电源管理协议。(第3页)

揭开高性能多路复用数据采集系统的神秘面纱

医疗成像、工业过程控制、自动测试设备和40G/100G光通信系统所用的高通道密度数据采集系统将众多传感器的信号多路复用至少量ADC。本文重点讨论与使用高性能精密SAR ADC的多路复用数据采集系统相关的关键设计、性能和应用挑战。(第9页)

精密模拟控制器优化高效率锂离子电池制造

节能、环保理念以及价格亲民的混合动力汽车和电动汽车的发布，增强了人们对电池技术的认知。车辆或电能存储所用的电池具有很高的容量，通常为数百Ah。这些应用均使用大量充电电池，而高功率锂离子电池单元代表了目前为止最佳的解决方案。(第13页)

了解开关调节器的输出，加快电源设计

最大程度降低开关调节器的输出纹波和瞬变十分重要，尤其是为高分辨率ADC之类噪声敏感型器件供电时，输出纹波在ADC输出频谱上将表现为独特的杂散。本文介绍测量开关调节器中的输出纹波和开关瞬变的有效方法。(第19页)

应用工程师问答—41

LDO的运行困境：低裕量和最小负载

通常用低压差线性调节器清除供电轨中的噪声，但这也会带来一些问题——它会产生功耗并散发热量。为了优化系统性能，LDO常常采用低裕量电压或可关断的负载工作，以使功耗最低。本文分两部分，讨论这些极端工作状态下的电源抑制、噪声和稳定性。(第23页)

配置控制器局域网(CAN)位时序，优化系统性能

控制器局域网可在多个网络站点之间提供强大的通信能力，支持各种数据速率和距离。CAN具有数据链路层仲裁、同步和错误处理等特性，适用于工业、仪器仪表和汽车应用。本文说明如何针对控制器架构、时钟、收发器、逻辑接口隔离来优化设置。(第29页)

Scott Wayne [scott.wayne@analog.com]

所有ADI产品数据手册都可在analog.com/zh网站查到，只需在搜索框中输入产品型号即可。

7月

ADC，流水线式，双通道，16位，310 MSPS，LVDS输出.....	AD9652
模拟前端，ADC，4通道LNA/PGA/AAF.....	AD8285
运算放大器，四通道，JFET输入，轨到轨输出.....	ADA4610-4
运算放大器，高压，高输出电流.....	ADA4870
比较器，四通道.....	ADCMP393
微控制器，14位模拟I/O，ARM Cortex-M3.....	ADuCM320
片上计量仪，16位Cortex [®] -M3处理器.....	ADuCM350
视频信号处理器，NatureVue [™] 双通道HDMI发送器， 编码器.....	ADV8005

8月

控制器，热插拔，电能和电源监控器.....	ADM1278
DAC，四通道，16位，2.8 GSPS，TxDAC+ [®]	AD9144
包络检波器，0.5 GHz至43.5 GHz，45 dB范围.....	ADL6010
电能计量IC，三相，多功能.....	ADE78xxA
数字，6通道，SPI，3.75 kV隔离.....	ADuM3150
隔离器，数字，7通道，SPI，3.75 kV隔离.....	ADuM315x
接收器，HDMI/MHL，双模.....	ADV7480
接收器，HDMI/MHL，集成视频解码器.....	ADV7481
接收器，HDMI，集成视频解码器.....	ADV7482
收发器，低功耗，sub-GHz ISM/SRD，FSK/GFSK.....	ADF7024

9月

ADC，流水线式，双通道，12位，1 GSPS，JESD204B输出.....	AD9234
ADC，Σ-Δ型，24位，250 kSPS.....	AD7175-2
运算放大器，30 V，轨到轨输入/输出.....	ADA4084-1
运算放大器，105 MHz，低漂移.....	ADA4805-1
比较器，单通道/双通道， 已知上电状态.....	ADCMP391/ADCMP392
转换器，DC-DC，2 MHz，同步升压.....	ADP1606/ADP1607
解码器，视频，10位，4倍过采样，SDTV.....	ADV7283
陀螺仪，高温，±2000°/s，抗振动.....	ADXRS645
隔离器，数字，7通道，多从机SPI，3.75 kV隔离.....	ADuM3154
稳压器，线性，超低噪声，高PSRR.....	ADM717x
时钟转换器，4路输入，4路输出，多服务线路卡.....	AD9554-1
VGA，RF，双通道，100 MHz至4000 MHz.....	ADRF6573

Analog Dialogue

模拟对话杂志(www.analog.com/zh/analogdialogue)是ADI公司于1967年创办的技术杂志，至今已经连续出版48年，主要讨论有关模拟信号、数字信号和混合信号处理产品、应用、技术和技巧。模拟对话杂志目前提供两种版本。在线版每月发行一期，印刷版每年发行四期。作为对在线版中技术文章的定期回顾和汇集。在线版的内容包括：技术文章；近期应用笔记、新产品简介、在线研讨会、已发表文章等及时信息；以及“集锦”栏目，其中包括从ADI网站(www.analog.com/zh)获得重要相关信息的通用链接网址。感兴趣的读者也可以至模拟对话档案库www.analog.com/library/analogdialogue/china/archives.html查阅自1967年第1卷第1期创刊至今的每期存档，包括三期纪念特刊。如需订阅，请访问www.analog.com/library/analogdialogue/china/subscribe.html。欢迎提出您的宝贵意见：Facebook：www.facebook.com/analogdialogue；EngineerZone：ez.analog.com/blogs/analogdialogue；电子邮件：dialogue.editor@analog.com或编辑Scott Wayne，[scott.wayne@analog.com]。

设计适合工业、电信和医疗应用的鲁棒隔离式 I²C/PMBus 数据接口

作者: Maurice O'Brien

简介

工业和仪器仪表(I&I)、电信以及医疗应用的一个关键要求是需要一个可靠接口来传输数据。I²C总线是一种双线制双向总线，用于集成电路之间的低速、短距离通信。I²C是由飞利浦公司于20世纪80年代早期为单个电路板上的IC开发，其应用依然在不断增长。电源管理总线(PMBus)是一种速度相对较慢的双线式通信协议，该协议基于I²C，可针对电源进行数字管理。PMBus协议定义了一种开放标准数字电源管理协议，能为电源转换器或连接的其他器件通信提供便利。

图1显示隔离栅在I²C接口和与该接口相连的每个系统之间提供电流隔离，既允许在两点之间传输数字数据，又可防止接地电流流过；这样可以消除耦合到通信总线上的噪声，从而降低信号失真和误差。

电信应用中使用的PCB通常集成数字控制电源转换器以及工作在不同地电位的电路。为确保实现无差错的卡片插入/移除操作以及鲁棒的工作性能，必须隔离每一个接口；但I²C接口隔离很复杂，因为总线是双向的。光耦合器就不满足这样的要求，因为它是单向的。图2显示PMBus通信链路，该链路可将原边上的ADM1075(-48 V热插拔)以及数字电源监控器与副边相隔离，它采用12 V和3.3 V电源供电。ADM3260双通道I²C隔离器集成DC-DC转换器，可隔离SDA和SCL信号。其隔离电源(3.3 V_{ISO})为ADuM3200双通道数字隔离器供电，后者可用来隔离SHDN和RESTART信号。

由于在低压域中，原边参考-48 V而副边参考地，因此需进行隔离。如果I²C端口不小心直接连接-48 V电源，那么隔离可以防止器件永久性受损。隔离还能提供针对线路浪涌或接地环路产生的高压或电流的保护——系统有多重接地时便可能会发生这种情况。




图1. 隔离功能




图2. 典型的隔离式PMBus通信链路

隔离电源通道(3.3 V_ISO)允许副边为原边供电, 无需另行使用低压电源——这种低压电源在-48 V域中不常见, 且难以生成。跨越隔离栅的全部额外I/O信号都需要使用同样可由ADM3260供电的隔离器。为实现鲁棒的数据通信链路, 连接I²C总线的每个I²C器件都必须隔离。

隔离式I²C应用示例有:

- I²C、SMBus或PMBus接口隔离
- 用于电源的电平转换I²C接口
- 网络
- 以太网供电
- 中央交换
- 电信与数据通信设备
- 隔离数据采集系统
- -48 V分布式电源系统
- -48 V电源模块

通常需通过I²C总线并跨越隔离栅传输精密转换器数据(ADC或DAC)。图3显示两个隔离数据采集系统。这些应用还需要隔离式电源来为副边的转换器和放大器供电。




图3. (a)隔离式I²C ADC与放大器 (b)隔离式I²C DAC与放大器

某些应用要求通道间隔离, 其中每条通道都与其他所有通道隔离, 如图4所示。




图4. 通道间隔离I²C ADC与放大器

在较为庞大的系统中，不同的电压域之间需要进行电平转换。一个例子便是在电信机架式系统中的每个线路卡上隔离PMBus。图5是一款典型的电信应用，具有个线路卡，可插入到-48 V背板中。本应用中，隔离器对I²C逻辑信号进行电平转换操作，将其从-48 V背板转换为完全隔离式+12 V系统。

使用隔离式DC-DC电源或ADI的*isoPower*集成式DC-DC转换器技术可实现I²C通信链路的电源隔离。使用光耦合器或ADI的*iCoupler*技术可实现信号隔离。

实现隔离式I²C接口

必须在原边智能器件(比如ADC或DAC)与副边处理器之间实现双向数据传输，并且电源必须从原边传输至副边。如需隔离数据链路，就必须同时隔离数据线路和电源。所有连接I²C链路的器件都必须与I²C总线隔离，如图6所示。




图6. 隔离式I²C接口




图5. -48 V应用中的PMBus信号隔离与电平转换

隔离式I²C接口挑战

由于I²C接口是双向的，进行隔离的同时避免总线毛刺和锁定将有一定难度。图7是一个基于光耦合器的接口。光耦合器是单向的，因此每条双向I²C线路必须分割为两条单向线路。隔离一个完整的I²C接口需要用到4个光耦合器和几个无源器件。由此产生的成本、PCB面积以及复杂性降低了简单的低成本双总线I²C接口本身的价值。注意，还需要一个隔离式电源。




图7. 基于光耦合器的I²C接口

隔离技术：数据和功率

图8比较了两种主要的隔离技术。*iCoupler*技术(a)使用厚膜工艺技术构建微型片内变压器，实现2.5 kV隔离。较古老但广泛采用的光耦合器解决方案(b)则采用发光二极管(LED)和光电二极管。LED用于将电信号转换为光，光电二极管则用于将光转换回为电信号。电光转换本身的低转换效率导致功耗相对较高；光电二极管的慢速响应则限制其速度；而老化问题会限制其使用寿命。

通过使用晶圆级工艺制造片内变压器，则*iCoupler*通道能以较低的成本相互集成，以及与其他半导体功能集成。一个例子便是集成DC-DC转换器的热插拔双通道I²C隔离器ADM3260。*iCoupler*隔离技术在很多方面克服了光耦合器所造成的限制：这些易于使用的器件缩小整体解决方案尺寸、系统成本和功耗，同时提升了性能和可靠性。此外，采用*iCoupler*技术，则性能不会因为电流传输比(CTR)而下降——标准光耦合器的CTR会随着时间推移而老化——并且*iCoupler*是双向技术，而光耦合器技术是固有单向技术。

不久前，在隔离端创建一个低压电源尚需使用相对较大且昂贵的独立DC-DC转换器，或者需采用定制的分立电路，如图9所示。

这些方法是仅有的替代方案，哪怕对于I²C数据通信或其他只需少量隔离式电源的应用亦是如此。




图8. 隔离技术比较：(a) *iCoupler*隔离 (b) 光耦合器隔离




图9. 用于电源隔离器的分立式-48 V至5 V电源解决方案

为了解决这一问题，ADI开发了一款完整的全集成式解决方案，利用微变压器跨越隔离栅实现信号和电源传输。这是对我们完善*iCoupler*技术的延伸，是一种突破性的替代方案，称为*isoPower*。该方案可利用单个元件实现高达5 kV的信号与电源隔离，无需使用隔离式电源，大幅缩小典型I²C总线的PCB面积、缩短设计时间并降低总系统成本。

集成DC-DC转换器的双通道I²C隔离器

图10将使用分立元件的PMBus隔离解决方案与完全集成式解决方案进行了比较。这款分立式方案需要使用4个光耦合器进行隔离、一个隔离式电源以及复杂的模拟电路来防止闩锁并抑制毛刺。隔离式电源采用变压器驱动器IC来驱动分立式变压器，并与简单的整流器和低压差调节器配合，净化隔离供电轨。该设计需要8个IC和多个无源器件，导致接口成本上升、PCB面积增加、可靠性下降。

集成式解决方案采用单个IC，搭配所有I²C接口都会配备的去耦电容以及上拉电阻后，可提供完全隔离的双向I²C接口与隔离电源。ADM3260不会产生任何毛刺和锁定问题，具有经过UL认证的2.5 kV rms隔离额定值，采用20引脚SSOP封装。该器件提供双

向隔离式数据与时钟线路和隔离式电源，无光耦合器的尺寸、成本和复杂性问题的。

该单芯片解决方案能够显著缩减隔离式I²C接口所需的成本、设计时间和PCB面积，同时提升可靠性。该产品无需修改即可采用3.3 V或5 V电源供电，避免采用分立式设计时所必需的设计变更，同时提供150 mW输出功率(5 V)或65 mW输出功率(3.3 V)，可用来上电ADC、DAC或隔离端的其他小系统。

瞬变保护

为了让隔离式接口能够在工业应用等恶劣工作条件下运行，iCoupler和isoPower隔离技术提供高于25 kV/μs的共模瞬变抗扰度。它确定原边和隔离端之间电位差上升沿和下降沿上的最大压摆率，确保耦合到总线的瞬变信号不会损坏连接总线的器件或破坏已传输的数据，同时增强数据链路可靠性。

2.5 kV隔离保护和认证

该隔离解决方案的器件原边与隔离端之间隔离额定值为2.5 kV rms。此隔离额定值保证电流无法从原边流入I²C总线，并且耦合至总线的电压或瞬变信号不会到达逻辑端。2.5 kV隔离保护还意味着，可以保护逻辑端的用户与设备不受总线端的高电压或瞬变影响。ADM3260的2.5 kV隔离额定值正在接受下列机构的认证：美国保险商实验所(UL)、德国电气工程师协会(VDE)和加拿大标准协会(CSA)。UL 1577认证要求所有器件的隔离栅都要100%经过生产测试。ADM3260提供：

- UL认证
- 依据UL 1577, 1分钟2500 V rms
- VDE合格证书
- IEC 60747-5-2 (VDE 0884, Part 2)
- $V_{IORM} = 560 V_{PEAK}$
- CSA元件验收通知#5A

PCB布局

进行正确的PCB布局对于确保在实际设计中实现2.5 kV的额定隔离性能至关重要。主要考虑因素是逻辑端GND和总线端GND之间的爬电距离(导线表面之间沿壳体的最短距离)和电气间隙(最短空气距离)。ADM3260的逻辑接口不需要外部电路。输入和输出供电引脚需要电源旁路，如图11所示。欲了解有关PCB布局指南和电磁辐射(EMI)控制的更多信息，请参考AN-0971应用笔记“isoPower器件的辐射控制建议”。




图11. ADM3260推荐的印刷电路板布局




图10. 隔离式I²C设计对比：(a) 分立式解决方案 (b) 集成式解决方案

ADM3260应用与优势

ADM3260热插拔隔离器同时提供数据和电源隔离。两路无门锁、双向通信通道支持完整的隔离式I²C/PMBus接口和集成式DC-DC转换器，提供最高150 mW、3.15 V至5.25 V范围的隔离式电源。拥有双向通道则无需将I²C/PMBus信号分成单独的发送信号与接收信号，供独立光耦合器使用。集成式DC-DC转换器能以小尺寸实现完整的隔离式I²C/PMBus接口。采用20引脚SSOP封装的ADM3260如图12所示，该器件具有5.3 mm爬电距离，工作温度范围为-40°C至+105°C，千片订量报价为2.99美元/片。

除了为热插拔中央交换局线路卡提供I²C总线隔离，ADM3260还可用来隔离恶劣工业环境下的数据采集设备、通过以太网提供电源和电平转换，以及用于其他各类应用中。

结论

工业与仪器仪表、电信和医疗应用中的隔离式I²C/PMBus链路解

决方案要求做到尺寸小、性能稳定、价格适中。通过集成芯片级变压器隔离，单芯片可实现完全隔离式I²C/PMBus数据链路，并包含隔离式电源。热插拔、双通道I²C隔离器ADM3260集成DC-DC转换器，是一款紧凑、可靠、低成本、高性能解决方案，可用于这些标准严苛的应用中，并显著减少电路复杂程度，大幅缩短设计时间。

参考文献

I²C数字隔离器

数字隔离器产品选型与资源指南

采用isoPower技术的iCoupler产品：利用微变压器跨越隔离栅实现信号和功率传输




图12. ADM3260隔离式I²C/PMBus接口

I²C数字隔离器

产品型号	隔离额定值 (kV rms)	最大数据速率 (Mbps)	串行检查	串行数据	最小正电压	最大正电压	电源电流 (mA)	最大工作温度 (°C)	推荐用于汽车应用	报价(美元/片) ¹
ADM3260	2.5	1	双向	双向	3	5.5	9.5	105	-	\$2.99
ADUM2551	5	1	单向	双向	3	5.5	-	105	-	\$2.77
ADUM2250	5	1	双向	双向	3	5.5	-	105	-	\$3.00
ADUM1251	2.5	1	单向	双向	3	5.5	-	105	是	\$2.20
ADUM1251	2.5	1	双向	双向	3	5.5	5	105	是	\$2.20

¹所有报价均为1000至4999片订量的美元报价。

Maurice O'Brien [maurice.obrien@analog.com]于2002年毕业于爱尔兰利默里克大学，获得电子工程学士学位，毕业之后即加入ADI公司。他目前是电源管理产品线的产品营销经理。业余时间，Maurice喜欢骑马、室外运动和旅游。



该作者的其它文章：

[适合空间受限应用的最高功率密度、多轨电源解决方案](#)

第47卷，第4期

揭开高性能多路复用数据采集系统的神秘面纱

作者：Maithil Pahchigar

简介

高通道密度数据采集系统用于医疗成像、工业过程控制、自动测试设备和40G/100G光通信系统可将众多传感器的信号多路复用至少量ADC，随后依序转换每一通道。多路复用可让每个系统使用更少的ADC，大幅降低功耗、尺寸和成本。逐次逼近型ADC——通常根据它们的逐次逼近型寄存器而称它们为SAR ADC——具有低延迟特性，因此适用于要求对满量程输入阶跃(最差情况)作出快速响应而无任何建立时间问题的多路复用系统。易于使用的SAR ADC提供低功耗和小尺寸。本文重点讨论与使用高性能精密SAR ADC的多路复用数据采集系统相关的关键设计考虑因素、性能结果和应用挑战。

多路复用数据采集系统挑战

多路复用数据采集系统要求采用宽带放大器，以便驱动ADC的满量程(FS)输入范围时可以快速建立。此外，对多路复用通道进行开关和顺序采样必须与ADC转换周期同步。相邻输入之间的巨大电压差使这些系统易受通道间串扰的影响。为了避免产生误差，完整的信号链(包括多路复用器和放大器)必须建立至所需精度——一般以串扰误差或建立误差表示。图1显示的是一个数据采集系统框图，该系统包括多路复用器、ADC驱动器和SAR ADC。




图1. 多路复用数字采集系统框图

多路复用器

多路复用器的快速输入切换和宽带宽性能是实现高性能的关键。多路复用器的开启或关断时间表示应用数字控制输入与输出超过 V_{OUT} 90%之间的延迟，如图2所示。




图2. 典型多路复用器的开关时间

当多路复用器切换通道时，在其输入端会产生电压毛刺或反冲。该反冲与开启和关断时间、导通电阻以及负载电容成函数关系。

具有低导通电阻的大开关通常需采用大输出电容，而每次输入端开关时，都必须将其充电至新电压。如果输出未能建立至新电压，则将产生串扰误差。因此，多路复用器带宽必须足够大，且多路复用器输入端必须使用缓冲放大器或大电容，才能建立至满量程阶跃。此外，流过导通电阻的漏电流将产生增益误差，因此这两者都应尽可能小。

ADC驱动器

开关多路复用器的输入通道时，ADC驱动放大器必须在指定的采样周期内建立一个电压阶跃。输入可从负满量程变化到正满量程，也可能从正满量程变化到负满量程，因此短时间内可创建大输入电压阶跃。放大器必须具备较宽的大信号带宽和较快的建立时间，才能处理该阶跃。此外，压摆率或输出限流会导致非线性特征。同时，驱动放大器必须建立反冲——该反冲是由于采集周期开始时，SAR ADC输入端的充电再平衡所导致。这可能会成为多路复用系统中输入建立的瓶颈。通过降低ADC的吞吐速率可缓解建立时间问题，提供更长的采集时间，从而允许放大器有充分时间建立至所需精度。

图3显示输入端发生满量程变化时，多路复用数据采集系统的时序图。ADC周期时间由转换时间和采集时间构成($t_{CYC} = t_{CONV} + t_{ACQ}$)，其在数据手册中通常指定为1/吞吐速率。转换开始时，SAR ADC的电容DAC与输入断开连接，且多路复用器通道可在一个较短的开关延迟时间 t_s 之后切换到下一通道。这样，便可有尽可能多的时间来建立至选定通道。为了保证最大吞吐速率下的性能，多路复用系统中的所有元器件都必须在多路复用器切换和采集时间结束之间这段时间内完成ADC输入端的建立。多路复用器通道开关必须与ADC转换时间正确同步。多路复用系统可实现的吞吐速率等于单一ADC吞吐速率除以采样通道数。




图3. 多路复用数据采集系统典型时序图

多路复用器输入端的RC滤波器

某些设计人员使用低输出阻抗缓冲器处理来自多路复用器输入端的反冲。SAR ADC的输入带宽(几十MHz)和ADC驱动器的输入带宽(几十到几百MHz)高于采样频率,且所需的输入信号带宽通常为几十到几百kHz范围内,因此多路复用器输入端可能需使用RC抗混叠滤波器,以防干扰信号(混叠)折回目标带宽,并缓解建立时间问题。每个输入通道使用的滤波器电容值都应根据下列权衡条件仔细选择:大电容有助于衰减来自多路复用器的反冲,但大电容也会降低之前放大器级的相位裕量,使其不稳定。对于高Q、低温度系数以及各种电压下电气特性稳定的RC滤波器,建议采用C0G或NP0类电容。应选用合理的串联电阻值,以保持放大器稳定并限制其输出电流。电阻值不可过高,否则多路复用器反冲后放大器将无法对电容再充电。

多路复用数据采集信号链

图4显示多路复用数据采集系统的简化信号链。采用ADG774 CMOS多路复用器来选择两个差分通道之一。若要评估此系统,可连续开关ADG774的正负差分输入,以产生满量程阶跃。两个超低失真运算放大器ADA4899-1缓冲多路复用器输出,并驱动18位、5 MSPS PulSAR® ADC AD7960。RC滤波器(33 Ω/56 pF)

有助于减少来自AD7960容性DAC输入端的反冲,并限制进入AD7960输入端的噪声。

四通道2:1 CMOS多路复用器ADG774具有快速开关速度($t_{ON} = 7 \text{ ns}$, $t_{OFF} = 4 \text{ ns}$)、低导通电阻($R_{ON} = 2.2 \Omega$)、宽带宽($f_{-3\text{dB}} = 240 \text{ MHz}$)以及低功耗(5 nW),是便携式和电池供电型仪器仪表的理想之选。ADG774的输入端连接5 V固定基准电压源和地,从而输出应从正满量程摆动到负满量程。图5显示典型的导通电阻与输入电压关系曲线,该曲线输入电压范围为完整的0 V至5 V模拟输入,温度范围为 -40°C 至 $+85^\circ\text{C}$ 。该性能水平可确保快速开关信号时拥有出色的线性度和低失真性能。

ADG774的输出连接至高输入阻抗放大器级。ADA4899-1高速运算放大器具有超低噪声($1 \text{ nV}/\sqrt{\text{Hz}}$)和超低失真(-117 dBc)、600 MHz带宽以及310 V/ μs 压摆率性能。该器件采用+7 V和-2.5 V电源供电,具有足够的裕量实现低系统噪声和失真。如图6所示,在2 V p-p输入信号时,放大器的0.1%建立时间为50 ns,是驱动AD7960的理想之选。

精密差分ADC AD7960具有同类一流的噪声和线性度性能,无延迟或流水线延迟,提供高精度(18位分辨率、 $\pm 0.8 \text{ LSB INL}$ 、99 dB SNR和 -117 dB THD)、快速采样(5 MSPS)、低功耗和低成本特性。




图4. 多路复用数据采集系统简化信号链




图5. ADG774导通电阻与输入电压的关系




图6. ADA4899-1典型建立时间

该器件采用+5 V (VDD1)和+1.8 V (VDD2和VIO)电源供电,以回波时钟模式转换时的功耗仅为46.5 mW (5 MSPS)。其内核功耗随吞吐速率线性变化,因此非常适合低功耗、高通道密度应用。可以利用低噪声LDO(比如ADP7104和ADP124)产生5 V和1.8 V电源。

该ADC的满量程差分输入范围通过外部基准电压源设为5 V或4.096 V。若要充分利用动态范围,则输入信号必须从0摆动到 V_{REF} 。在该信号链中,5 V基准电压由高精度($\pm 0.02\%$ 最大初始误差)、低功耗(950 μ A最大工作电流)基准电压源ADR4550提供,该基准电压源具有出色的温度稳定性和低输出噪声。轨到轨运算放大器AD8031缓冲外部基准电压。该器件具有大容量负载稳定性,可驱动去耦电容,以便最大程度降低瞬态电流引起的尖峰。AD8031适合从宽带宽电池供电系统到低功耗、高器件密度、高速系统的各种应用。

AD7960数字接口采用低压差分信号(LVDS),具有自时钟模式和回波时钟模式,提供ADC和数字主机之间高达300 MHz($CLK \pm$ 和 $D \pm$)的高速数据传输。LVDS接口允许多个器件共享时钟,从而降低数字线路的数量,并简化信号路由。相比并行接口它具有更低的功耗,因此在多路复用应用中尤为有用。

AD7960在转换开始后大约115 ns内返回采集模式,采集信号的时间约为200 ns总周期时间的40%。这一相对较长的采集时间减轻了放大器的带宽负担并降低了建立时间要求,使得差分输入更易于驱动。5 MSPS吞吐速率允许多个通道以高扫描速率进行多路复用,因此高通道数系统所需的ADC数量更少。

转换期间,AD7960的静态时间要求为90 ns至110 ns,期间多路复用器输入不可切换。因此,为了避免破坏正在进行的转换,必须在 $CNV \pm$ 起始信号上升沿后不足90 ns或超过110 ns时切换外部多路复用器。如果在此静态期间切换模拟输入,则最多可破坏15 LSB的当前转换。应当尽可能早地切换模拟输入,从而有尽可能多的时间来摆动满量程信号并建立输入。

每16次转换之后,多路复用器将在 $CNV \pm$ 上升沿过后,于-5 V和+5 V之间开关大约10 ns,如图7所示。这样会产生满量程差分阶跃,因此ADC输出从负满量程变为正满量程,如图8所示。




图7.示波器曲线显示来自内部CAP DAC的反冲




图8. AD7960输出显示ADG774在每16次转换过后开关

这一开关时间延迟必须大于ADC的1.6 ns孔径延迟。ADC输入端测得的信号显示来自AD7960中容性DAC的反冲约为1 V p-p(图7,红色高亮部分)。为了确保输出完全建立,工作速率为5 MSPS时,驱动放大器必须在下一次转换开始前建立此瞬态,即大约80 ns采样时间内。以较低的吞吐速率运行ADC可让该反冲有更多的采集时间去建立,从而多路复用器输入通道之间的串扰误差更低,同时满量程阶跃建立时间性能更佳。

多路复用器输入端测得的信号还显示来自通道开关的反冲。多路复用器输入端的缓冲放大器有助于建立该反冲。若由于成本或空间等原因无法使用输入缓冲放大器,则可在输入端添加一个经过优化的RC滤波器,以降低反冲和串扰的影响。多路复用器输入端使用的RC滤波器值会影响信号链的总噪声和建立时间。

当多路复用器静止时,AD7960运行在5 MSPS最大吞吐速率下的数据采集系统输出离开正常满量程约14 LSB,可表示系统的总增益和失调误差。对于大多数应用而言,该多路复用器开关时,ADA4899-1驱动放大器有助于在可以接受的通道间串扰误差范围内使输出建立至正和负满量程。输出误差与吞吐速率成指数关系,并在5 MSPS时达到0.01%最大值,如图9所示。较低吞吐速率下的零串扰误差表示ADC输出在第一次转换期间建立至其最终值。




图9.串扰误差与吞吐速率的关系,以满量程幅度的百分比表示

如图10所示,1 V p-p (满量程的10%)时,相对于满量程的串扰误差不足0.001%,并且随差分输入幅度成线性变化关系。相对于阶跃幅度的串扰误差在整个输入范围内几乎是平坦的,并且总是不足0.01%。




图10. 串扰误差与差分输入信号的关系

该多路复用信号链在噪声与建立时间之间取得了最佳平衡，具有最优性能。这些结果表明，建立大电压阶跃、从ADC输入端反冲以及在多路复用操作中降低串扰误差幅度时需要用到宽带宽、快速建立放大器。

多路复用数据采集系统布局考虑因素

印刷电路板(PCB)布局对于保持信号完整性以及实现信号链的预期性能至关重要。图11所示为69 mm × 85 mm四层评估板的顶视图。在电路板上进行独立元器件和各种信号路由布局时必须十分仔细。本例中，输入信号从左至右进行传递。ADC的全部电源和基准电压源引脚都必须采用电容去耦；电容应靠近DUT放置，并使用短而宽、低阻抗的走线进行连接，以便为高频电流提供路径、最大程度降低EMI的影响并减少电源线路上的毛刺效应。数据手册中建议的典型值为10 μF和100 nF。多路复用器、放大器以及ADC的输入和输出引脚之下的接地层和电源层应予以移除，以避免产生干扰寄生电容。器件的裸露焊盘应使用多个过孔直接焊接到PCB的接地层上。将敏感模拟部分与数字部分相隔离，同时使电源电路远离模拟信号路径。快速开关信号(比如CNV±或CLK±)不应靠近或越过模拟信号路径，以防噪声耦合至ADC。

多路复用数据采集应用

工业自动化和医疗成像中使用的高性能、多通道数据采集系统要求具有宽带宽、高精度和快速采样性能——所有这一切都必须通过小尺寸、低成本器件实现。18位AD7960和16位AD7961具有5 MSPS吞吐速率，允许更多通道多路复用至更少的ADC，同时

大幅降低成本、功耗和封装尺寸。这有助于设计人员应对高通道密度系统中经常遇到的空间、散热、功耗和其他重要设计挑战。

出色的线性度和低噪声性能可提升计算机断层扫描(CT)和数字X射线(DXR)应用中的图像质量。在高采样速率下将众多通道切换至较少的ADC可提供更短的扫描周期，同时降低暴露在X射线下的剂量，从而实现精确、成本合理的诊断以及更佳的患者体验。在CT扫描仪中，每通道使用一个积分器和采样保持电路连续捕获像素电流，并将输出多路复用至高速ADC。低噪声模拟前端将来自每个像素的小电流转换为大电压，然后再将电压转换为能够处理的数字数据。

多路复用医疗成像系统——特别是CT和DXR——指定相邻像素的典型像素间串扰误差为±0.1%，而非相邻像素的误差为±0.01%。本文所示结果表明，本多路复用信号链在最大吞吐速率和满量程范围内产生的串扰误差仍处于可接受的限值之内。




图11. 多路复用数据采集系统评估板顶层

结论

高性能、高通道密度、多路复用数据采集系统要求具备可靠的性能、灵活的功能以及高精度，同时还要满足功耗、空间和散热要求。本文提供根据关键设计考虑因素来选择多路复用信号链元器件以实现预期性能的指南，以及如何在吞吐速率、建立时间和噪声之间进行权衡取舍。该信号链可实现最优性能，满量程范围内的5 MSPS串扰误差不超过0.01%。

Maithil Pachchigar [maithil.pachchigar@analog.com]是位于马萨诸塞州威明顿的ADI高精度转换器业务部门的应用工程师。他于2010年加入ADI公司，为工业、仪表、医疗和能源行业的客户提供高精度ADC产品技术支持。自2005年以来，Maithil一直在半导体行业工作，并已发表多篇技术文章和应用笔记。他于2006年获得圣何塞州立大学电气工程硕士学位，并于2010年获得硅谷大学MBA学位。



Maithil Pachchigar

该作者的其它文章：

[高性能数据采集系统增强数字X射线和MRI的图像](#)

第47卷，第4期

精密模拟控制器优化高效率锂离子电池制造

作者：廖文帅和Luis Orozco

节能和环保在我们的日常生活中扮演着重要的角色；而随着价格亲民的混合动力汽车和电动汽车的发布，人们的这些意识进一步得到了提高。这两项技术均使用大量充电电池，其中高品质、高功率的锂离子电池单元代表了目前为止最佳的解决方案。这些电池广泛用于笔记本电脑、手机、数码相机、摄像机和其他便携式设备中，但生产效率并未成为一个主要问题，因为这些电池的容量较低，通常为每单元或每组低于5 安时(Ah)。一个典型的电池组由不到一打的电池单元组成，因此匹配也不是什么重要问题。

实现节能的一种方法是在非高峰时段储存电能，补充高峰时候的用电需求。用于车辆或电能存储的电池具有高得多的容量，通常为几百Ah。这是通过大量小型电池单元或一些大容量电池来实现的。例如，某种型号的电动汽车采用大约6800个18650锂离子电池单元，重达450 kg。由于这个原因，电池生产需要制造速度更快、效率更高以及控制更精确以满足市场的价格需求。

锂离子电池制造概述

图1显示锂离子电池制造过程。下线调理步骤中的电池化成和测试不仅对电池寿命和品质产生极大影响，还是电池生产工艺瓶颈。

就目前的技术来说，必须在电池单元级完成化成，这可能需耗时数小时甚至数天，具体取决于电池化学特性。在化成时通常采用0.1C(C是电池容量)电流，因此一次完整的充放电循环将需要20小时。化成可占到电池总成本的20%至30%。




图1. 锂离子电池制造过程

电气测试通常使用1C充电电流和0.5C放电电流，这样每次循环依然需要一小时的电池充电时间和两小时放电时间，且一个典型的测试序列包括多个充放电周期。

化成和电气测试具有严格的精度规格，电流和电压控制在 $\pm 0.05\%$ 以内。作为比较，为便携式设备(比如手机和笔记本电脑)的电池充电时，精度可能仅为 $\pm 0.5\%$ (电压)和 $\pm 10\%$ (电流)。图2显示典型的锂离子充放电曲线。




图2. 典型锂离子充放电曲线

线性或开关化成及测试系统

选择制造方法时，需考虑到的最重要因素是功效、系统精度和成本。当然，其他因素——比如小尺寸和易于维护——也十分重要。

为满足电池制造中的高精度要求，系统设计人员原来会采用线性电压调节器；这样做可以轻松满足精度要求，但效率较低。用在低容量电池生产可能是一个较好的选择，但某些制造商依然可以采用开关技术来凸显他们的优势。最终决策将是效率、通道成本和电流之间的取舍。原则上讲，开关技术能够以相同的单通道成本为容量超过3Ah电池单元提供更高的效率。表1显示各类电池单元的功率容量和最终用途。

表1. 线性和开关系统对比

电池尺寸	小	中	大
容量(Ah)	小于2	10至15	30至100
应用	手机、数码相机、摄像机	笔记本电脑	HEV、EV、滑板车
通道数	~512	~768	16至64
技术要求	较低温度和时间漂移	随温度和时间变化的精度较高	随温度和时间变化的精度最高 均流功能
测试仪拓扑	线性 效率较低	线性或开关 开关是趋势	开关；效率较高 能源循环利用

为了以更低的成本更快地生产电池，系统在化成和测试阶段使用了成百上千的通道，其测试仪拓扑取决于系统的总能源容量。测试仪中的大电流会导致温度大幅上升，增加随时间推移而维持高精度和可重复性的难度。

在放电阶段，保存的电能不能要有地方能够输出。一个解决方法是把电池放电到阻性负载，将电能转化为热能而浪费。一个更好的解决方案是循环使用这些电能，通过精密控制电路将电流从放电电池单元馈入另一组充电电池单元中。这项技术可以显著提高测试仪效率。

一般而言，通过每个电池单元的直流总线和双向PWM转换器，可实现电能平衡。直流总线电压与特定系统有关，电压值可以是12 V、24 V甚至高达350 V。对于同样的电量而言，由于存在导通电阻，较低的电压总线具有较高的电流和较高的损耗。较高的电压会产生安全性方面的额外担忧，并且需要使用成本高昂的电源和隔离电子器件。

图3显示可实现电能循环的典型开关拓扑。各电池单元之间(红色路径)或各电池单元之间的直流链路总线(绿色路径)可实现电能的循环利用，也可将其返回电网(紫色路径)。这些灵活的高效率设计可降低生产成本，并获得90%以上的效率。

虽然这项技术具有很多好处，但也存在一些技术难题。电压和电流控制环路速度必须足够高，并且必须能随时间和温度的变化保持高精度。使用空气冷却或水冷却会有所帮助，但采用低漂移电路更为重要。该系统包括开关电源，因此必须以合理的成本抑制电源纹波。另外最大程度缩短系统校准时间也很重要，因为系统关断进行校准时不会产生收益。

控制环路设计：模拟或数字

每个系统都提供一个电压控制环路，还有一个电流控制环路，如图4所示。对于汽车中使用的电池单元，汽车加速时需要快速斜升电流，因此测试时必须对其进行仿真。快速变化速率和宽动态范




图3. 利用电源循环功能切换系统




图4. 电池制造系统中的控制环路

围让电流控制环路的设计变得十分棘手。

一个系统需要四个不同的控制环路，这些环路可在模拟域或数字域中实现：恒流(CC)充电、CC放电、恒压(CV)充电和CV放电。需干净地切换CC和CV模式，无毛刺或尖峰。

图5显示数字控制环路的框图。微控制器或DSP连续采样电压和电流；数字算法决定PWM功率级的占空比。这种灵活的方式允许进行现场升级和错误修复，但有一些缺点。ADC采样速率必须超过环路带宽的两倍，大部分系统采样速率为环路带宽的10倍。这意味着，双极性输入ADC必须工作在100 kSPS，才能采用单个转换器和分流电阻涵盖充电和放电模式。某些设计人员在速度和精度更高的系统中采用16位、250 kSPS ADC。作为控制环路的一部

分，ADC精度决定了系统的整体精度，因此选择高速、低延迟、低失真的ADC很重要，比如6通道、16位、250 kSPS [AD7656](#)。

在多通道系统中，每个通道一般要求使用一个微控制器和一组专用ADC。微控制器处理数据采集、数字控制环路、PWM生成、控制和通信功能，因此它必须具有非常高的处理能力。此外，由于处理器必须处理多个并行任务，PWM信号中的抖动可能会引起问题，尤其是PWM占空比较低时。作为控制环路的一部分，微处理器会影响环路带宽。

图6中的电池测试系统采用模拟控制环路。两个DAC通道控制CC和CV设定点。[AD8450/AD8451](#)用于电池测试与化成系统的精密模拟前端和控制器可测量电池电压和电流，并与设定点进行比




图5. 数字控制环路

较。CC和CV环路决定MOSFET功率级的占空比。模式从充电变为放电后，测量电池电流的仪表放大器的极性反转，以保证其输出为正，同时在CC和CV放大器内部切换可选择正确的补偿网络。整个功能通过单引脚利用标准数字逻辑控制。

在此方案中，ADC监测系统，但它不属于控制环路的一部分。扫描速率与控制环路性能无关，因此在多通道系统中，单个ADC可测量大量通道上的电流和电压。对于DAC而言同样如此，因

此针对多个通道可采用低成本DAC。此外，单个处理器只需控制CV和CC设定点、工作模式和管理功能，因此它能与很多通道实现接口。处理器不决定控制环路性能，因此并不要求高性能。

ADP1972 PWM发生器使用单引脚控制降压或升压工作模式。模拟控制器和PWM发生器之间的接口由不受抖动影响的低阻抗模拟信号构成；而抖动会使数字环路产生问题。表2显示模拟环路相比数字环路如何提供更高的性能和更低的成本。




图6. 模拟控制环路

表2. 模拟和数字控制环路比较

	数字解决方案	模拟解决方案	模拟优势
环路带宽	随放大器、ADC、微处理器而变 20 kHz, 250 kSPS ADC	取决于放大器 1.5 MHz(AD845x, G = 26)	更快地控制
精度	0.05%或更差; 具体取决于ADC和算法	0.04%或更佳; 具体取决于AD845x	更高精度
开关频率	具体取决于算法和微处理器速度; 有低频抖动	高达300 kHz; 具体取决于 干净的PWM输出	成本较低的电源解决方案
能效	在资源和降压/ 升压开关频率之间权衡取舍	90%+; 芯片组无限制	更高的效率
功率电子器件	大尺寸、高成本元器件	小尺寸、低成本元器件	尺寸更小、成本更低
转换器共用	无; 高成本, 专用器件 双极性输入ADC	有; 多通道, 低电压 单极性ADC	成本更低
整体解决方案	高成本ADC和功率电子器件 大量软件投入	低成本ADC和功率电子器件 无需软件	硬件、校准和运作成本更低; 性能更高

特定温度范围内的系统精度

校准可除去大部分初始系统误差。余下的误差包括：放大器CMRR、DAC(用于控制电流和电压设定点)非线性和温度漂移造成的误差。制造商指定的温度范围各有不同，但最常见的是25°C ±10°C，本文即以此为例。

本设计中使用的电池，完全放电后电压为2.7V，完全充电后电压为4.2V；使用5mΩ分流电阻的满量程电流为12A；用于AD8450的电流检测放大器的增益为66；用来测量电池电压的差动放大器增益为0.8。

总系统误差中，电流检测电阻漂移占了相当一部分。Vishay大金属电阻；器件型号：Y14880R00500B9R，最大温度系数为15 ppm/°C，可减少漂移。AD5689双通道、16位nanoDAC+™数模转换器，最大INL额定值为2LSB，可降低非线性度。ADR4540 4.096V基准电压源，最大温度系数额定值为4 ppm/°C，是在电流和电压设定点之间进行取舍后的理想选择。经电流检测放大器以66倍衰减后，DAC INL会使满量程误差增加约32 ppm，基准电压源引入的增益误差为40 ppm。

电流检测放大器在增益为66时的CMRR最小值为116 dB。如果系统针对2.7V电池进行校准，则4.2V电池将产生40 ppm满量程误差。此外，CMRR变化为0.01 μV/V/°C，或者0.1 μV/V (10°C温

度范围)。电流检测放大器的失调电压漂移最大值为0.6 μV/°C，因而10°C温度偏移将产生6 μV失调，或者100 ppm满量程误差。

最后，电流检测放大器的增益漂移最大值为3 ppm/°C，而总漂移为30 ppm (10°C范围内)。检测电阻漂移为15 ppm/°C，因此总共增加150 ppm增益漂移(10°C范围内)。表3总结了这些误差源，它们产生的总满量程误差不足0.04%。该误差的很大一部分来源于分流电阻，因此必要时可以采用漂移值较低的分流电阻，以改善系统精度。

类似地，对于电压输入而言，2 LSB DAC INL相当于折合到5.12V满量程输入的31 ppm误差。若电池电压在2.7V和4.2V范围内变化，那么差动放大器的78.1 dB CMRR将产生187 μV失调误差，或者36.5 ppm满量程误差。来自CMRR漂移的额外误差远低于1 ppm，可以忽略。

差动放大器的失调漂移为5 μV/°C，或者10 ppm满量程误差(10°C范围内)。差动放大器的增益漂移为3 ppm/°C，或者30 ppm (10°C范围内)。基准电压漂移为40 ppm (10°C范围内)。总电压误差最大值为0.015%，如表4所总结。

实现高精度电流测量要比高精度电压测量困难得多，因为信号电平更小而动态范围更宽。分流电阻和仪表放大器失调漂移随温度产生的误差最大。

表3. 10°C范围内的电流测量误差

误差源	误差	单位
AD5689R INL	31	ppm FS
AD8450 CMRR	40	ppm FS
AD8450失调漂移	100	ppm FS
AD8450 CMRR漂移	3	ppm FS
总失调误差	174	ppm FS
ADR4540A漂移	40	ppm读数
AD8450增益漂移	30	ppm读数
分流电阻漂移	150	ppm读数
总增益漂移	220	ppm读数
总误差	0.039	% FS

表4. 10°C范围内的电压测量误差

误差源	误差	单位
AD5689R INL	31	ppm FS
AD8450 CMRR	36	ppm FS
AD8450失调漂移	10	ppm FS
AD8450 CMRR漂移	可忽略	ppm FS
总失调误差	77	ppm FS
ADR4540A漂移	40	ppm读数
AD8450增益漂移	30	ppm读数
总增益漂移	70	ppm读数
总误差	0.015	% FS

减少校准时间

系统校准时间可达每通道数分钟，因此减少校准时间便可降低制造成本。若每通道需3分钟，则96通道系统便需要4.8小时来执行校准。电压和电流测量路径有所不同，因为电流极性会发生改变，且失调和增益误差在各种模式下均有所不同，因此需单独校准。若没有低漂移元件，就必须针对每一个模式进行温度校准，导致校准时间非常长。

当AD845x在充电和放电模式之间切换时，内部多路复用器将在到达仪表放大器和其他信号调理电路之前改变电流极性。因此，仪表放大器将始终获得相同的信号，无论处于充电还是放电模式，且增益误差在两种模式下均相同，如图7所示。多路复用器的电阻在充电和放电两种模式下不同，但仪表放大器的高输入阻抗使得此误差可忽略不计。


从系统设计角度而言，两种模式下具有相同的失调和增益误差意味着单次校准可消除充电和放电模式下的初始误差，使校准时间减半。此外，AD845x具有极低漂移，对其进行单次室温校准即可，无需在不同温度下进行校准。考虑到整个系统寿命期间所需的校准，节省的时间可转化为成本的大幅下降。

减少纹波


从线性拓扑转换到开关拓扑后，系统设计人员面临的问题之一是电压和电流信号中的纹波。每一个开关电源系统都会产生一些纹波，但在高效率、低成本要求的PC和其他大用量电源管理应用中稳压器模块的推动，技术变革非常快。精心设计电路和PCB布局，可以减少纹波，使得开关电源可以为一个16位ADC供电而不会降低其性能，详见AN-1141应用笔记[用开关稳压器为双电源精密ADC供电](#)。此外，ADP1878同步降压控制器数据手册提供有关高功率应用的更多信息。大部分开关电源使用单级LC滤波器，但若需要更佳的纹波和更高的系统精度，则双级LC滤波器将有所帮助。

均流控制

AD8450支持方便的纯模拟均流，是结合多通道实现高容量电池化成和测试的快速、高性价比之选。例如，可以利用一个5 V、20 A单通道设计，三个相同的通道均流后可产生5 V、60 A系统。采用AD8450和一些无源器件即可实现均流总线和控制电路。与单通道设计相比，这是一种高性价比方式，因为可以使用低成本功率电子器件，无额外开发时间。详情可参见AD8450数据手册。



OFFSET VOLTAGE AND SLOPE ARE DIFFERENT IN TRADITIONAL SOLUTION



OFFSET VOLTAGE AND SLOPE ARE THE SAME IN AD845x

图7. AD845x在充电和放电模式下具有相同的失调和斜率

(后接第22页)

了解开关调节器的输出，加快电源设计

作者：Aldrick S. Limjoco

简介

最大程度降低开关调节器的输出纹波和瞬变十分重要，尤其是为高分辨率ADC之类噪声敏感型器件供电时，输出纹波在ADC输出频谱上将表现为独特的杂散。为避免降低信噪比(SNR)和无杂散动态范围(SFDR)性能，开关调节器通常以低压差调节器(LDO)代替，牺牲开关调节器的高效率，换取更干净的LDO输出。了解这些伪像可让设计人员成功将开关调节器集成到更多的高性能、噪声敏感型应用中。

本文介绍测量开关调节器中的输出纹波和开关瞬变的有效方法。对这些参数的测量要求非常仔细，因为糟糕的设置可能会导致读数错误，示波器探针信号和接地引线形成的环路会导致产生寄生电感。这样会增加与快速开关瞬变有关的瞬变幅度，因此必须保持较短的连接、有效的方法以及宽带宽性能。此处，采用ADP2114双通道2 A/单通道4 A同步降压DC-DC转换器，演示测量输出纹波和开关噪声的方法。这款降压调节器具有高效率，开关频率最高可达2 MHz。

输出纹波和开关瞬变

输出纹波和开关瞬变取决于调节器拓扑以及外部元件的数值与特性。输出纹波是残余交流输出电压，与调节器的开关操作密切相关。其基频与调节器的开关频率相同。开关瞬变是在开关转换过程中发生的高频振荡。它们的幅度以最大峰峰值电压表示，该值很难精确测量，因为它与测试设置高度相关。图1显示输出纹波和开关瞬变示例。



图1. 输出纹波和开关瞬变

输出纹波考虑因素

调节器的电感和输出电容是影响输出纹波的主要元件。较小的电感会产生更快的瞬变响应，但代价是电流纹波更大；而较大的电感会让电流纹波更小，相应的代价就是瞬变响应较慢。采用低有效串联电阻(ESR)的电容可最大程度减少输出纹波。带电介质X5R或X7R的陶瓷电容是一个不错的选择。通常使用大电容来降低输出纹波，但输出电容的尺寸和个数却是以牺牲成本和PCB面积得来的。

频域测量

对电源工程师而言，测量不需要的输出信号时，考虑频率域是非常有用的，它能提供一种更好的视角，了解输出纹波及其谐波位于哪些离散频率，以及各自对应哪些不同的功率水平。图2显示的是一个频谱的例子。这类信息可帮助工程师确定所选开关调节器是否适合其宽带RF或高速转换器应用。

若要进行频率域测量，可在输出电容两端连接一个50 Ω同轴电缆探针。信号通过隔直电容，终止于频谱分析仪输入端的50 Ω端接电阻。隔直电容可阻止直流电流穿过频谱分析仪，避免直流负载效应。50 Ω传输环境可以最大限度减少高频反射和驻波。

输出电容是输出纹波的主要来源，因此测量点应该尽可能靠近。从信号尖端到接地点的环路应该尽可能比较小，以便尽量减少可能影响测量结果的额外电感。图2显示频域的输出纹波和谐波。ADP2114在指定工作条件下，于基频处产生4 mV p-p输出纹波。




图2. 采用频谱分析仪的频域图

时域测量

采用示波器探针时，不用长接地引线可避免形成接地环路，因为信号尖端和长接地引线形成的环路会产生额外电感和较高的开关瞬变。

测量低电平输出纹波时，使用1×无源探针或50 Ω同轴电缆，而非10×示波器探针，因为10×探针会使信号衰减10倍，从而使低

电平信号降为示波器本底噪声。图3显示的是次优探测方法。图4显示采用500 MHz带宽设置时的波形测量结果。高频噪声和瞬变属于长接地引线形成的环路所造成的测量假信号，并非开关调节器所固有。




图3. 接地环路产生输出误差




图4. 开关节点(1)和交流耦合输出波形(2)

有几种方法可以减小杂散电感。一种方法是移除标准示波器探针的长接地引线，并将其管体连接至接地基准点。图5显示尖端和管体方法。然而，在本例中，尖端连接错误的调节器输出点，而非直接连接输出电容；正确方法应当是直接与输出电容相连。接地引线已移除，但PCB上走线引起的电感仍然存在。图6显示采用500 MHz带宽设置时的波形结果。因为移除了长接地引线，所以高频噪声有所降低。




图5. 在开关输出的任意点采用尖端和管体法进行探测




图6. 开关节点(1)和交流耦合输出波形(2)

如图7所示，使用接地线圈在输出电容上直接探测可以产生近乎最佳的输出纹波。开关瞬变的噪声情况有所改善，且PCB上的走线电感大幅下降。但是，纹波上还是明显叠加了低幅度信号轮廓，如图8所示。




图7. 通过接地线圈，在输出电容上采用尖端和管体法进行探测





图8. 开关节点(1)和交流耦合输出波形(2)

最佳方法

探测开关输出的最佳方法是使用50 Ω同轴电缆，该电缆维持在50 Ω环境下，并通过可选50 Ω示波器输入阻抗端接。在调节器输出电容和示波器输入之间放置一个电容，可阻止直流电流通过。电缆的另一端可通过非常短的飞线直接焊接到输出电容上，如图9和图10所示。这样可以在宽带宽范围内测量极低电平信号时保持信号完整性。图11显示500 MHz测量带宽下，用尖端和管体法与50 Ω同轴法在输出电容端进行探测的对比。



NOTES
1. OSCILLOSCOPE OR SPECTRUM ANALYZER SHOULD BE SET FOR A 50 Ω TERMINATION.
2. USE AN OSCILLOSCOPE WITH 500MHz BANDWIDTH.

图9. 使用端接50 Ω同轴电缆的最佳探测法




图10. 最佳探测法示例




图11. 开关节点(1)、尖端和管体法(3)、50 Ω同轴法(2)

这些方法对比显示，50 Ω环境下使用同轴电缆会产生更为精确的结果，此时噪声较小，即使采用500 MHz带宽设置也是如此。将示波器带宽改为20 MHz可消除高频噪声，如图12所示。ADP2114在时域中产生3.9 mV p-p输出纹波，接近于采用20 MHz带宽设置测得的频域值4 mV p-p。




图12. 开关节点(1)和输出纹波(2)

测量开关瞬变

开关瞬变的能量较低，但是频率成分比输出纹波高。这种情况会在开关转换过程中发生，通常标准化为包含纹波的峰峰值。图13显示使用带有长接地引线的标准示波器探头与使用50 Ω同轴端接电缆(500 MHz带宽)的开关瞬变测量结果对比。通常，由长接地引线造成的接地环路会产生比预期更高的开关瞬变。




图13. 开关节点(1)、标准示波器探头(3)、50 Ω同轴端接(2)

结论

设计与优化低噪声、高性能转换器的系统电源时，输出纹波和开关瞬变测量方法是非常重要的考虑因素。这些测量方法可实现精确、可再现的时域和频域结果。在较宽的频率范围内测量低电平信号时，维持50 Ω 的环境非常重要。进行这项测量的一种简单的低成本方法是使用合理端接的50 Ω 同轴电缆。这种方法可用于各类开关调节器拓扑结构。

致谢

感谢以下人员为本文所作的贡献：Pat Meehan，提供出色的监督与技术指导；Donal O’ Sullivan，提供有关测试与测量技术专业知识和；Rob Reeder，提供关于模数转换器的宝贵意见和技术专业知识；Manny Malaki和Miles Ramirez，提供技术支持。

参考文献

电源管理

开关调节器

测量开关调节器中的输出纹波和开关瞬变。Aldrick Limjoco。AN-1144应用笔记。ADI公司，2013年。

应用笔记01-08-01，修订版01。输出纹波电压测量。SynQor。

Jim Williams。应用笔记70。具有100 μ V输出噪声的单芯片开关调节器。Linear Technology，1997年。

Aldrick S. Limjoco [aldrick.limjoco@analog.com]于2006年8月加入ADI公司，目前担任应用工程师一职。他毕业于德拉萨大学，获得电子工程学士学位。



Aldrick S. Limjoco

(上接第18页)

结论

AD8450、AD8451和ADP1972简化系统设计，具有优于0.05%的系统精度和超过90%的能效，有助于解决可充电电池制造瓶颈问题，同时为环保技术的普及做出贡献。开关电源可为现代可充电电池的制造提供高性能、高性价比解决方案。

参考文献

“大容量单体锂离子电池充放电系统研究。” Wang, Jianqiang等人，PEDS2009。

“锂离子电池生产线中的下线测试与化成工艺。” Wolter, M等人，第9届系统、信号和设备国际多方会议，2012 IEEE

廖文帅 [wenshuai.liao@analog.com]是ADI公司位于马萨诸塞州威明顿的线性产品部门(LPG)的一名营销工程师。他在获得清华大学光学工程硕士学位后，曾在大唐电信集团任3G节点B RF工程师三年。他于2002年8月加入ADI公司。



Wenshuai Liao

该作者的其他文章：

“宽动态范围的高端电流检测：三种解决方案”

第44卷，第4期

Luis Orozco [luis.orozco@analog.com]是ADI公司工业和仪器仪表部系统应用工程师，主要涉足精密仪器仪表、化学分析和环境监测应用。Luis于2011年2月加入ADI公司。在加入ADI公司前，他拥有十年以上的数据采集设备设计经验。



Luis Orozco

该作者的其他文章：

“可编程增益TIA最大化光谱系统中的动态范围”

第47卷，第2期

应用工程师问答41——LDO的运行困境：低裕量和最小负载

LDO裕量及其对输出噪声和PSRR的影响

作者：Glenn Morita

基于深亚微米工艺的最新千兆级模拟电路对电源电压的要求越来越低，在有些情况下，还不到1V。这些高频电路往往需要较大的供电电流，因此，可能在散热方面存在困难。设计目标之一是使功耗降至电路性能绝对需要的水平。

开关模式DC-DC转换器是最高效的电源，有些器件效率可超过95%，但其代价是电源噪声，通常在较宽带宽范围内都存在噪声问题。通常用低压差线性调节器(LDO)清除供电轨中的噪声，但也需要，在功耗和增加的系统热负荷之间做出权衡。为了缓解这些问题，使用LDO时，可使输入和输出电压之间存在较小的压差(裕量电压)本文旨在讨论低裕量电压对电源抑制和总输出噪声的影响。

LDO电源抑制与裕量

LDO电源抑制比(PSRR)与裕量电压相关——裕量电压指输入与输出电压之差。对于固定裕量电压，PSRR随着负载电流的提高而降低，大负载电流和小裕量电压条件下尤其如此。图1所示为ADM7160超低噪声、2.5V线性调节器在200mA负载电流和200mV、300mV、500mV和1V裕量电压条件下的PSRR。随着裕量电压的减小，PSRR也会减小，压差可能变得非常大。例如，在100kHz下，裕量电压从1V变为500mV，结果将使PSRR减少5dB。然而，裕量电压的较小变化，从500mV变为300mV，结果会导致PSRR下降18dB以上。





图1. ADM7160 PSRR与裕量。

图2显示了LDO的框图。随着负载电流的增加，PMOS调整元件的增益会减小，它脱离饱和状态，进入三极工作区。结果使总环路增益减小，导致PSRR下降。裕量电压越小，增益降幅越大。随着裕量电压继续减小到一个点，此时，控制环路的增益降至1，PSRR降至0 dB。

导致环路增益减小的另一个因素是通路中元件的电阻，包括FET的导通电阻、片内互连电阻和焊线电阻。可以根据压差推算出该电阻。例如，采用WLCSP封装的ADM7160在200mA下的最大压差为200mV。利用欧姆定律，调整元件的电阻约为1Ω，可以把调整元件近似地当作固定电阻与可变电阻之和。

流过该电阻的负载电流导致的压差减去FET的漏极源极工作电压。例如，在1Ω FET条件下，200A的负载电流会使漏极源极电压下降200mV。在估算裕量为500mV或1V的LDO的PSRR时，必须考虑调整元件上的压差，因为调整FET的工作电压实际上只有300mV或800mV。



NOTES

1. ERROR AMP CONTROLS VALUE OF VARIABLE RESISTOR TO REGULATE OUTPUT VOLTAGE.
2. AT LOW HEADROOM VOLTAGE, THE VARIABLE RESISTOR IS NEARLY 0Ω.




图2. 低压差调节器的框图。

容差对LDO裕量的影响

客户通常要求应用工程师帮助他们选择合适的LDO，以便在负载电流Z条件下从输入电压Y产生低噪声电压X，但在设置这些参数时，往往忽略了输入和输出电压容差这个因素。随着裕量电压值变得越来越大，输入和输出电压的容差可能对工作条件造成巨大的影响。输入和输出电压的最差条件容差始终会导致裕量电压下降。例如，最差条件下的输出电压可能高1.5%，输入电压可能低3%。当通过一个3.8 V源驱动3.3 V的调节器时，最差条件裕量电压为336.5 mV，远低于预期值500 mV。在最差条件负载电流为200 mA的情况下，调整FET的漏极源极电压只有136.5 mV。在这种情况下，ADM7160的PSRR可能远远低于标称值55 dB (10 mA时)。

压差模式下的LDO的PSRR

客户经常会就LDO在压差模式下的PSRR请教应用工程师。开始时，这似乎是个合理的问题，但只要看看简化的框图，就知道这个问题毫无意义。当LDO工作于压差模式时，调整FET的可变电阻部分为零，输出电压等于输入电压与通过调整FET的RDS_{ON}的负载电流导致的压降之差。LDO不进行调节，而且没有增益来抑制输入端的噪声；只是充当一个电阻。FET的RDS_{ON}与输出电容一起形成一个RC滤波器，提供少量残余PSRR，但一个简单的电阻或铁氧体磁珠即可完成同一任务，而且更加经济高效。

在低裕量工作模式下维持性能

在低裕量工作模式下，需要考虑裕量电压对PSRR的影响，否则，会导致输出电压噪声水平高于预期。如图3所示的PSRR与裕量电压关系曲线通常可在数据手册中找到，而且可以用来确定给定条件下可以实现的噪声抑制量。




图3. PSRR与裕量电压的关系。

然而，有时候，通过展示LDO的PSRR如何有效滤除源电压中的噪声，可以更加容易地看到这种信息的利用价值。下面的曲线图展示了LDO在不同裕量电压下时，对总输出噪声的影响。

图4展示的是2.5 V ADM7160在500 mV裕量和100 mA负载条件下，相对于E3631A台式电源的输出噪声，该台式电源在20 Hz至20 MHz范围内的额定噪声低于350 μV -rms。1 kHz以下的许多杂散为与60 Hz线路频率整流相关的谐波。10 kHz以上的宽杂散来自产生最终输出电压的DC-DC转换器。1 MHz以上的杂散源于环境中与电源噪声不相关的RF源。在10 Hz至100 kHz范围内，这些测试所用电源的实测噪声为56 μV rms，含杂散为104 μV 。LDO抑制电源上的所有噪声，输出噪声约为9 μV -rms。




图4. ADM7160噪声频谱密度(裕量为500 mV)

当裕量电压降至200 mV时，随着高频PSRR接近0 dB，100 kHz以上的噪声杂散开始穿过噪底。噪声略升至10.8 μV rms。随着裕量降至150 mV，整流谐波开始影响输出噪声，后者升至12 μV rms。在大约250 kHz处出现幅度适中的峰值，因而尽管总噪声的增加量并不大，但敏感电路也可能受到不利影响。随着裕量电压进一步下降，性能受到影响，与整流相关的杂散开始在噪声频谱中显现出来。图5所示为100-mV裕量条件下的输出。噪声已上升至12.5 μV rms。谐波所含能量极少，因此，杂散噪声只是略有增加，为12.7 μV rms。




图5. ADM7160噪声频谱密度(裕量为100 mV)

当裕量为75 mV时，输出噪声受到严重影响，整流谐波出现在整个频谱中。Rms噪声升至18 $\mu\text{V rms}$ ，噪声与杂散之和升至27 $\mu\text{V rms}$ 。超过~200 kHz范围的噪声被衰减，因为LDO环路无增益，充当一个无源RC滤波器。当裕量为65 mV时，ADM7160采用压差工作模式。如图6所示，ADM7160的输出电压噪声实际上与输入噪声相同。现在，rms噪声为53 $\mu\text{V rms}$ ，噪声与杂散之和为109 $\mu\text{V rms}$ 。超过~100 kHz范围的噪声被衰减，因为LDO充当一个无源RC滤波器。




图6. ADM7160在压差模式下的噪声频谱密度

高PSRR、超低噪声LDO

如ADM7150超低噪声、高PSRR调节器一类的新型LDO实际上级联了两个LDO，因此，结果得到的PSRR约为各个级之和。这些LDO要求略高的裕量电压，但能够在1 MHz条件下实现超过60 dB的PSRR，较低频率下，PSRR可以远超100 dB。

图7所示为一个5 V的ADM7150的噪声频谱密度，其负载电流为500 mA，裕量为800 mV。10 Hz至100 kHz范围内，输出噪声为2.2 $\mu\text{V rms}$ 。随着裕量降至600 mV，整流谐波开始显现，但当输出噪声升至2.3 $\mu\text{V rms}$ 时，其对噪声的影响很小。




图7. ADM7150噪声频谱密度(裕量为800 mV)

当裕量为500 mV时，可在12 kHz处明显看到整流谐波和峰值，如图8所示。输出电压噪声升至3.9 $\mu\text{V rms}$ 。




图8. ADM7150噪声频谱密度(裕量为500 mV)

当裕量为350 mV时，LDO采用压差工作模式。此时，LDO再也不能调节输出电压，充当一个电阻，输出噪声升至近76 $\mu\text{V rms}$ ，如图9所示。只有FET的 $R_{DS(ON)}$ 和输出端的电容形成的极点衰减输入噪声。




图9. ADM7150在压差模式下的噪声频谱密度

结论

现代LDO越来越多地用于清除供电轨中的噪声，这些供电轨通常通过可以在较宽频谱下产生噪声的开关调节器实现。开关调节器以超高的效率形成这些电压轨，但本身耗能的LDO既会减少噪声，也会导致效率下降。因此，应尽量降低LDO的工作裕量电压。

如前所述，LDO的PSRR为负载电流和裕量电压的函数，会随负载电流的增加或裕量电压的减少而减少，因为，在调整管的工作

点从饱和工作区移至三极工作区时，环路增益会下降。

通过考虑输入源噪声特性、PSRR和最差条件容差，设计师可以优化功耗和输出噪声，为敏感型模拟电路打造出高效的低噪声电源。

在裕量电压超低的条件下，输入和输出电压的最差条件容差可能对PSRR形成影响。在设计时充分考虑最差条件容差可以确保可靠的设计，否则设计的具有较低的PSRR的电源解决方案，其总噪声也会高于预期。

参考文献

线性调节器

Glenn Morita, [可调节输出低压差稳压器的降噪网络](#)《模拟对话》，第48卷第1期，2014。

Glenn Morita, “[低压差调节器——为什么选择旁路电容很重要。](#)”《模拟对话》，第45卷第1期，2011。

Glenn Morita, [低压差\(LDO\)调节器的噪声源](#)。AN-1120应用笔记。ADI公司，2011。

最小负载电流工作模式——零负载工作模式

作者：Luca Vassalli

作为应用工程师，经常有人问我调节器能否在无负载条件下工作。现代的多数LDO和开关调节器都可在无负载条件下稳定工作，那么，人们为什么要反复问这个问题呢？某些较老的功率器件必须满足最低负载要求才能稳定工作，因为必须补偿的极点之一会受到有效负载电阻的影响，详见“应用工程师问答37——低压差调节器”。例如，图A表明，LM1117的最小负载电流要求为1.7 mA（最高5 mA）。

LM1117-N ELECTRICAL CHARACTERISTICS (continued)

Typicals and limits appearing in normal type apply for $T_J = 25^\circ\text{C}$. Limits appearing in **Boldface** type apply over the entire junction temperature range for operation, 0°C to 125°C .

Symbol	Parameter	Conditions	Min ⁽¹⁾	Typ ⁽²⁾	Max ⁽¹⁾	Units
I_{LIMIT}	Current Limit	$V_{\text{IN}} - V_{\text{OUT}} = 5\text{V}$, $T_J = 25^\circ\text{C}$	800	1200	1500	mA
	Minimum Load Current ⁽⁵⁾	LM1117-N-ADJ $V_{\text{IN}} = 15\text{V}$		1.7	5	mA

图A. LM1117的最小负载电流规格

多数较新的器件都支持无负载运行，极少有例外。采用使LDO在任何输出电容(尤其是低DSR电容)条件下保持稳定的相同设计技术来确保无负载条件下的稳定性。对那些要求负载的少数现代器件来说，导致限制的通常是通过调整元件的漏电流，而不是稳定性。怎样才能知道这些呢？阅读数据手册。如果器件要求最低负载，数据手册一定会有所表示。

ADP1740和其他低电压、高电流LDO就属于这类。85°C时，来自集成电源开关的最差条件漏电流约为100 μA ，125°C时为500 μA 。无负载条件下，漏电流会对输出电容充电，直到开关VDS足够低并能使漏电流降至可忽略水平，因此无负载时输出电压升高。数据手册中要求500 μA 的最低负载，如果器件将在高温条件下工作，则建议采用伪负载。相比器件的2-A额定值，该负载还是比较小的。图B所示为ADP1740数据手册规定的最小负载电流。

ADP1740/ADP1741			Data Sheet			
Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
SENSE INPUT BIAS CURRENT (ADP1740)	SNS _{I-BIAS}	$1.6\text{V} \leq V_{\text{IN}} \leq 3.6\text{V}$		10		μA
OUTPUT NOISE	OUT _{NOISE}	10 Hz to 100 kHz, $V_{\text{OUT}} = 0.75\text{V}$		23		$\mu\text{V rms}$
		10 Hz to 100 kHz, $V_{\text{OUT}} = 2.5\text{V}$		65		$\mu\text{V rms}$
POWER SUPPLY REJECTION RATIO	PSRR	$V_{\text{IN}} = V_{\text{OUT}} + 1\text{V}$, $I_{\text{OUT}} = 10\text{mA}$				
		1 kHz, $V_{\text{OUT}} = 0.75\text{V}$		65		dB
		1 kHz, $V_{\text{OUT}} = 2.5\text{V}$		56		dB
		10 kHz, $V_{\text{OUT}} = 0.75\text{V}$		65		dB
		10 kHz, $V_{\text{OUT}} = 2.5\text{V}$		56		dB
		100 kHz, $V_{\text{OUT}} = 0.75\text{V}$		54		dB
100 kHz, $V_{\text{OUT}} = 2.5\text{V}$		51		dB		

¹ Minimum output load current is 500 μA .

² Accuracy when V_{OUT} is connected directly to ADJ. When V_{OUT} voltage is set by external feedback resistors, absolute accuracy in adjust mode depends on the tolerances of the resistors used.

³ Based on an endpoint calculation using 10-mA and 2-A loads. See Figure 6 for typical load regulation performance.


⁴ Dropout voltage is defined as the input to output voltage differential when the input voltage is set to the nominal output voltage. This applies only to output voltages above 1.6 V.

⁵ Start-up time is defined as the time between the rising edge of EN to V_{OUT} being at 95% of its nominal value.

⁶ Current-limit threshold is defined as the current at which the output voltage drops to 90% of the specified typical value. For example, the current limit for a 1.0-V output voltage is defined as the current that causes the output voltage to drop to 90% of 1.0 V, or 0.9 V.

图B. ADP1740的最小负载电流规格

如果数据手册未明确规定最小负载，应该怎么办呢？多数情况下并不需要最小负载。这可能难以令人信服，但是如果需要最小负载，数据手册一定会明确说明。引起困惑的原因在于，数据手册往往包含一些图示，展示了一定工作范围内的技术规格。多数示意图都是对数图，可以显示数十倍频程的负载范围，但对数标尺不能到零。图C展示的是ADM7160输出电压和地电流与负载电流在10 μ A至200 mA范围内的关系。其他图(比如地电流与输入电压的关系图)展示的是多个负载电流条件下的测量值，却不显示零电流下的数据。另外，PSRR、线性调整率、负载调整率和噪声等参数会规定一定的负载电流范围，其中并不包括零，如图D所示。尽管如此，所有这都不表示需要最小负载。




图C. ADM7160输出电压和地电流与负载电流的关系

LOAD REGULATION	$\Delta V_{out}/\Delta I_{load}$			
$V_{out} < 1.8V$		$I_{load} = 100 \mu A$ to 200 mA	0.006	%/mA
		$I_{load} = 100 \mu A$ to 200 mA, $T_j = -40^\circ C$ to $+125^\circ C$	0.012	%/mA
$V_{out} \geq 1.8V$		$I_{load} = 100 \mu A$ to 200 mA	0.003	%/mA
		$I_{load} = 100 \mu A$ to 200 mA, $T_j = -40^\circ C$ to $+125^\circ C$	0.008	%/mA

图D. ADM7160负载调节


具有节能模式(PSM)的开关调节器的用户往往担心器件在轻负载条件下的工作性能，因为PSM会降低工作频率，跳脉冲工作，带来突发脉冲，或者这些问题同时存在。PSM可以在轻负载条件下降低功耗，提高效率。其不足是输出纹波会显著增加，但器件会保持稳定，可以轻松在无负载条件下正常运行。

如图E所示，当负载在800 mA和1 mA之间切换时，PSM会导致ADP2370高电压、低静态电流降压调节器的纹波增加。在1 mA条件下进行测试并不意味着1 mA就是最小负载。



图E. ADP2370在节能模式下的负载瞬态

图F所示为纹波电压随负载电流变化的情况。在这种情况下，示意图一直变为零。这表明了两点，首先，负载可以为零；第二，无负载条件下的噪声可能不会比1 mA或10 mA条件下的噪声差。



图F. ADP2370输出纹波与负载电流的关系

结论

多数现代调节器均可在无负载电流条件下稳定工作，但是，如果有疑问，请查询数据手册。谨慎为上。对数图不会变为零，测试并非始终都在零负载电流条件下进行，但不得由此推断，调节器在无负载条件下不能工作，即使数据手册未列出无负载条件下的数据。对于开关调节器，节能模式下出现纹波是正常现象，并不表示器件不稳定。

参考文献

购者自慎

线性调节器

开关调节器

Patoux, Jerome. “应用工程师问答37——低压降压调节器，”《模拟对话》，第41卷第2期，2007。

作者简介

Glenn Morita [glenn.morita@analog.com]于1976年获得华盛顿州立大学电气工程学士(BSEE)学位。毕业后加入Texas Instruments公司，期间参与研制旅行者号太空探测用红外分光仪。之后，Glenn一直从事仪器仪表、军用和航空航天以及医疗行业的装置设计工作。2007年，他加入ADI公司，成为华盛顿州贝尔维尤电源管理产品团队的一名应用工程师。他拥有25年以上的线性和开关模式电源设计经验，所设计电源的功率范围从微瓦到千瓦不等。Glenn拥有两项利用体热能量给植入式心脏除颤器供电方面的专利，以及另外一项延长外部心脏除颤器电池使用寿命的专利。闲暇时，他喜欢收集矿石、雕琢宝石、摄影和逛国家公园。

Luca Vassalli [luca.vassalli.luca@analog.com]加盟ADI公司已超过12年，历任多种职位。参与了多种模拟系统的支持和设计工作，包括光学通信、无线系统、医疗诊断设备、测试设备等。Luca现为ADIsimPower™ 开发团队的一员，在高性能系统电源的设计、仿真、原型制作和测试方面与客户密切合作。Luca获瑞士沃州工程师管理学院(Haute Ecole d'Ingénierie et de Gestion du Canton de Vaud)电机工程学学士学位，获北卡州立大学电机工程学硕士学位。



Glenn Morita

该作者的其他文章:

[可调输出低压差调节器的降噪网络](#)

第48卷第1期



Luca Vassalli

配置控制器局域网(CAN)位时序, 优化系统性能

作者: Conal Watterson博士

简介

控制器局域网(CAN)可在多个网络站点之间提供强大的通信能力, 支持多种数据速率和距离。CAN具有数据链路层仲裁、同步和错误处理等特性, 广泛用于工业、仪器仪表和汽车应用之中。在ISO 11898标准的框架下, 借助分布式多主机差分信令和内置故障处理功能, DeviceNet、CANopen等多种协议针对物理层和数据链路层规定了相应的实现方式。本文旨在描述如何针对给定应用优化设置, 同时考虑控制器架构、时钟、收发器、逻辑接口隔离等硬件限制。文章将集中介绍网络配置问题——包括数据速率和电缆长度——说明何时有必要对CAN节点进行重新配置, 以及如何从一开始就实现对节点的优化配置。

逻辑接口隔离

对于恶劣的工业和汽车环境, 可通过隔离CAN收发器的逻辑接口进一步增强系统的鲁棒性, 允许接地节点之间出现较大的电位差, 同时提供抗高电压瞬变能力。将CAN收发器与数字隔离器集成起来即可形成隔离式CAN节点。ADM3052、ADM3053和ADM3054隔离式CAN收发器提供多种接口供电选项。对于DeviceNet网络, 隔离侧可通过总线供电; 因此, ADM3052集成了一个线性调节器, 以便利用24 V总线电源提供5 V电源。ADM3053(如图1所示)集成了一个isoPower DC-DC转换器, 用于驱动收发器和数字隔离器的总线端。已有一个隔离式DC-DC转换器能够在隔离栅上提供电源的系统可以采用ADM3054, 后者只集成了数字隔离器和CAN收发器。




图1. 隔离式CAN节点(ADM3053收发器由isoPower DC-DC供电)

传播延迟的影响

部署一个CAN节点需要一个隔离式或非隔离式CAN收发器, 以及一个搭载有相应协议堆栈的CAN控制器或处理器。可以使用独立式CAN控制器, 甚至可以使用不带标准协议堆栈的控制器, 但是, CAN应用中使用的微处理器可能已经包括CAN控制器。在任一情况下, 都必须对CAN控制器进行配置, 以调和总线上的数据速率和时序, 而硬件振荡器则用于控制器。

随着电缆长度的增加, 信号中的高频组分衰减, 因此, 长距离条件下的数据速率都有限。总线是一种多主机, 因此, 所有节点都可以尝试同时传输, 仲裁取决于物理层信令。传播延迟也会随电缆长度而增加, 可能对节点间同步和仲裁形成干扰。

CAN总线上的差分信号可能处于两种状态之一: 主动(逻辑0, 信号线路CANH和CANL之间存在一个差分电压)或被动(逻辑1, 无差分电压, 所有CAN收发器输出均为高阻抗)。如果两个节点尝试同时传输, 则主动位传输会覆盖同时进行的被动位传输, 因此, 在传输时, 所有节点都必须监控总线状态, 如果在传输被动位时发生覆盖, 则要停止传输。如此, 传输主动位的节点赢得仲裁, 如图2所示。




图2. 两个CAN节点之间的仲裁逻辑

CAN 2.0b定义的是数据链路层的实现方式, 对用于传输的CAN帧结构进行了规定。一个包含消息ID的仲裁字段启动消息传输。较低的消息ID(开头的零较多)将拥有更高的优等级, 因此, 在传输消息时, 相应节点赢得仲裁的概率更大。

尽管CAN节点与总线传输同步，但是，由于两个同时传输的节点之间存在传播延迟，所以不会完全同步。要让仲裁切实发挥作用，传播延迟不能过大，否则，较快的节点可能在检测到较慢节点传输的位状态之前就对总线进行采样了。最差条件下的传播延迟为两个最远节点间延迟的两倍。在图3中，如果节点A和B是总线上相隔最远的节点，则至关重要的参数是双向传播时间，即 T_{PropBA} 与 T_{PropAB} 之和。




图3. 实际条件下两个CAN节点间的仲裁(含传播延迟)

总传播延迟由通过电缆、两个CAN控制器I/O和两个CAN收发器的双向传播时间构成。CAN控制器I/O并不是传播延迟的主要贡献者，往往可以忽略不计，但进行彻底评估时必须予以考虑。循环时间由从TxD到CANH/CANL、再回到RxD的传播延迟构成。电缆传播延迟取决于电缆和距离，典型值为5 ns/m。

总传播延迟由通过电缆、两个CAN控制器I/O和两个CAN收发器的双向传播时间构成。CAN控制器I/O并不是传播延迟的主要贡献者，往往可以忽略不计，但进行彻底评估时必须予以考虑。循环时间由从TxD到CANH/CANL、再回到RxD的传播延迟构成。电缆传播延迟取决于电缆和距离，典型值为5 ns/m。

隔离的影响

隔离条件下，在计算双向传播延迟时，必须考虑额外的因素。相比光耦合器，数字隔离器可减少传播延迟，但即使是最快的隔离式CAN收发器在这方面也与较慢的非隔离式收发器相当。如果允许的总传播延迟保持不变，隔离系统中，最大电缆长度较短，但可以重新配置CAN控制器，以提高允许的总传播延迟。

传播延迟的补偿

为了补偿因较长总线或隔离增加的传播延迟，必须为CAN控制器设置与时序和同步相关的特定参数。在配置控制器时，不只是选择一个数据速率，而是要设置决定着控制器所用位时间的变量。面向振荡器或内部时钟的波特率预分频器(BRP)设置时间量子(TQ)，位时间为TQ的倍数。振荡器的硬件选择，以及BRP和每位时间TQ数的软件配置设定数据速率。

控制器的位时间分为三个或四个时间段，如图3所示。每位时间的TQ总数包括一个同步以及传播延迟(PROP)、相位段1(PS1)和相位段2(PS2)的设定数量。有时候，会把PROP和PS1加起来。配置调节采样点，以支持传播延迟和再同步。

把采样点设在位时间的稍后部分可以支持更长的传播延迟，但就如总数据速率一样，采样点取决于其他时序变量，这些变量都有自己的限制。例如，内部时钟/振荡器可能固定不变，只能使用整数BRP和TQ数。因此，特定电缆长度要求的理想数据速率可能根本无法实现，因此，必须缩短电缆，或者降低数据速率。

再同步会使PS1加长，PS2缩短，加长量和缩短量为同步跳宽(SJW)规定的TQ数，因此，PS2不得短于SJW。SJW所需TQ数取决于CAN控制器的时钟容差，对于SJW和PS2，晶振一般支持最小TQ数。

CAN控制器的配置

为了实现节点间时序可靠、同步可靠的稳健网络，系统必须能承受所选数据速率和CAN控制器时钟条件下的传播延迟。如果不能，可以选择降低数据速率、缩短总线或者使用不同的CAN控制器时钟速率。配置过程包括以下三个步骤。

第一步：检查时钟和预分频器——匹配数据速率

先核实在给定目标数据速率和CAN控制器时钟条件下，有哪些可能的配置。TQ间隔必须基于时钟和各种BRP值计算，可能组合只有那些TQ间隔为位时间的整数倍的组合。根据所处系统设计阶段，也可能考虑其他CAN控制器时钟速率。在表1所示计算示例中，给定的最大数据速率为1 Mbps，使用的是一个Microchip® MCP2515独立CAN控制器和一个内置CAN控制器的ADSP-BF548 Blackfin处理器。MCP2515 f_{OSC} 取决于所使用的外部硬件振荡器，而ADSP-BF548 f_{SCLK} 则取决于硬件CLKIN和内部PLL设置(VCO的CLKIN乘数，SCLK的VCO分频)。只有CAN控制器时钟和BRP(整数个TQ)的某些组合支持1 Mbps的数据速率，如粗体所示。这会限制位时序的设置，因此一旦选择某个总线数据速率，只有部分选项可用。

表1. 给定f和BRP时1 Mbps速率下的TQ数

MCP2515: 1 Mbps速率下的TQ数				
f_{OSC}	BRP = 1	BRP = 2	BRP = 3	BRP = 4
40	20	10	6.667	5
38	19	9.5	6.333	4.75
30	15	7.5	5	3.75
20	10	5	3.333	2.5
10	5	2.5	1.667	1.25

ADSP-BF548: 1 Mbps速率下的TQ数				
f_{SCLK}	BRP = 5	BRP = 6	BRP = 7	BRP = 8
133	26.6	22.167	19	16.625
100	20	16.667	14.286	12.5
50	10	8.3333	7.143	6.25
40	8	6.667	5.714	5

第二步：确定位段配置

下一步是确定每个位段要求的TQ数。最困难的情况是在1Mbps的数据速率下支持最大传播延迟，例如，电缆长40米，隔离式节点。理想情况下，应对位时间段进行配置，使采样点在位中尽量晚。在表1中，对于每个整数的TQ总数，一个TQ必须提供给SYNC段，PS2(或TSEG2)段必须足够大，以容纳CAN控制器信息处理时间(只要BRP大于4，MCP2515为2 TQ，ADSP-BF548为小于1 TQ)。另外，对于MCP2515，PROP和PS1最多可以各有8 TQ；对于ADSP-BF548，TSEG1 (PROP + PS1)最多可以为16 TQ。

图4和图5分别展示了MCP2515和ADSP-BF548的可能总TQ配置，对于1 Mbps速率条件下的有效时钟和BRP组合，可支持最近采样点。MCP2515的最佳TQ总数为19，要求38 MHz的硬件振荡器和1的BRP。对于ADSP-BF548，TQ总数为5的情况除外，所有配置至少为85%采样点，但最佳设置是10 TQ，要求 $f_{SCLK} = 50$ MHz且BRP = 5。




图4. MCP2515的可能TQ总数配置 (速率为1 Mbps, 最大传播延迟)




图5. ADSP-BF548的可能TQ总数配置 (速率为1 Mbps, 最大传播延迟)

第三步：使收发器/隔离延迟和总线长度与配置相匹配

在帮助CAN控制器实现最佳采样点以后，最后一步是比较允许的传播延迟与使用的CAN收发器/隔离器和总线长度。设ADSP-BF548最佳配置为10 TQ ($f_{SCLK} = 50$ MHz, BRP = 5)，可能实现的最大传播延迟为900 ns。对于集成隔离式电源的ADM3053隔离式CAN收发器，数据手册中的最大环路延迟(TxD关闭，接收器处于非活动状态)为250 ns。必须使其增加一倍(500 ns)，以便同时支持总线最远两端的两个节点处的发射延迟和接收延迟。

设电缆传播延迟为5 ns/m，ADSP-BF548可以支持40米的总线长度(根据ISO 11898规范，此为1 Mbps条件下的最大值)，ADSP-BF548的位时间总共为10 TQ，TSEG2位段仅1 TQ。实际上，略早的采样点就够了，因为一个节点上的极端收发器传播延迟甚至很可能导致简单的再传输(由数据链路层CAN控制器自动处理)，但是，由于CAN控制器I/O与CAN收发器之间存在小延迟，因此建议把采样点配置到尽量靠后的点。

结论

隔离有利于提高鲁棒性，但同时也会增加发射和接收两个方向的传播延迟。必须使该延迟增加一倍，以支持两个节点参与仲裁。如果系统允许的传播延迟是固定的，在增加隔离措施之后，可以减少电缆长度或数据速率。另一种方法是重新配置CAN控制器，使其支持最大传播延迟，以保证支持所需的数据速率和总线长度，即使是在节点采取了隔离措施的情况下。

参考文献

控制器局域网(CAN)收发器

数据隔离器

隔离式控制器局域网(CAN)—视频

Marais, Hein. 如何计算控制器参数使隔离式CAN(控制器局域网)网络以1 Mbps的速度运行。

O' Brien, Maurice. “设计适合工业、电信和医疗应用的鲁棒隔离式 I^2C /PMBus数据接口”。《模拟对话》，第48卷第3期，2014。

Watterson, Conal. AN-1123应用笔记。控制器局域网(CAN)实施指南。ADI公司，2012年。

Conal Watterson博士 [conal.watterson@analog.com]现为ADI公司接口与隔离技术部门(ITG)的收发器应用工程师，在爱尔兰利默里克工作。他于2003年获得利默里克大学计算机工程学士学位，随后在利默里克大学自动化研究中心(ARC)从事现场总线诊断研究工作，2005年获工程学硕士学位。其后在利默里克大学电路与系统研究中心(CSRC)和电信价值链研究中心(CTVR)研究嵌入式软件的监控和可靠性，于2010年获博士学位。




Dr. Conal Watterson

Analog Dialogue

现实世界信号处理电路、系统和软件技术交流论坛 • 2014年第48卷第4期

- 2 编者寄语：新产品简介
- 3 RF至位解决方案可为材料分析应用提供精密的相位和幅度数据
- 8 同步检波器助力精密低电平测量
- 13 可穿戴电子设备可监控生命体征、活动水平等
- 19 两款新器件重塑信号发生器
- 23 ADC建模工具加快评估过程
- 27 理解低压差稳压器(LDO)实现系统优化设计



Analog Dialogue
Since 1967

analog.com/zh/analogdialogue

 ANALOG
DEVICES

本期介绍

RF至位解决方案可为材料分析应用提供精密的相位和幅度数据

在分析远程站点的材料时，可能无法把探针放进材料中。此时，高频收发器为准确量化材料的体积分数提供了一种可行的方法，而且不存在直接接触材料时的不利影响。正交解调器为测量幅度和相移提供了新颖且可靠的方法。(第3页)

同步检波器助力精密低电平测量

同步检波器可提取淹没在噪声内的小信号，用于进行各种物理量测量，例如极小的电阻、明亮背景下的光吸收或反射量，或者存在于高噪声电平下的应变。随着频率趋近于零，噪声通常会不断增加。在远离低频噪声处进行的测量可提高SNR，从而可检测到较弱信号。(第8页)

可穿戴电子设备可监控生命体征、活动水平等

可穿戴生命体征监护设备正在改变着医疗保健行业，使我们随时随地都可以监护自己的生命体征和活动。为了有效运行，可穿戴设备必须做到尺寸小、成本低且功耗低。这篇两页的文章介绍了一些用于可穿戴和个人健康应用的低功耗产品，但这个快速增长、令人激动的市场正在快速变化。(第13页)

两款新器件重塑信号发生器

过去，任意波形发生器最棘手的部分是输出级的设计。典型信号发生器的输出范围在25 mV到5 V之间。为了驱动一个50 Ω的负载，传统设计采用高性能分立式器件，并联大量集成器件，或者成本昂贵的ASIC。现在，放大器可以驱动这些负载，减少了输出级的复杂性。(第19页)

ADC建模工具加快评估过程

系统设计人员面临着共同的困境：在已知平台上设计新产品，只进行小幅度改变；或者使用全新平台和最先进的产品和功能。一套新的仿真工具使得可在软件中快速地进行原型制作，从而最大程度地降低开发风险，让设计人员可以充满自信，相信其设计的产品能按预期工作，并推迟硬件决策以便节省时间和成本。(第23页)

理解低压差稳压器(LDO)实现系统优化设计

本简短指南介绍了一些常用的LDO相关术语，以及一些基本概念，如压差、裕量电压、静态电流、接地电流、关断电流、效率、直流输入电压和负载调整率、输入电压和负载瞬态响应、电源抑制比(PSRR)、输出噪声和精度。同时，文中采用了示例和插图。(第27页)

Scott Wayne [scott.wayne@analog.com]

所有ADI产品数据手册都可在analog.com/zh网站查到，只需在搜索框中输入产品型号即可。

10月

集成片内基准电压源的8通道12位ADC/DAC.....AD5592R/AD5593R
数字PMBus接口电源监控器.....ADM1293/ADM1294
四通道SPST双极性故障保护开关.....ADG5412BF/ADG5413BF
四通道SPST故障保护开关.....ADG5412F/ADG5413F

11月

16位、600 kSPS高温PulSAR ADC.....AD7981
具有EMI/OV保护功能的双通道运算放大器.....ADA4177-2
双通道、低漂移、105 MHz运算放大器.....ADA4805-2
以太网/千兆以太网时钟发生器.....AD9574
单通道精密基准电压比较器.....ADCMP394
双通道、11/16位、2.8 GSPS、TxDAC[®] DAC.....AD9134/AD9136
集成模拟滤波器的同步解调器.....ADA2200
d具有5 kV隔离能力的6通道SPI数字隔离器.....ADuM4150
集成多个从机、具有5 kV隔离能力的7通道SPI数字隔离器.....ADuM4154
具有3.75 kV隔离能力的7通道
SPI数字隔离器.....ADuM4151/ADuM4152/ADuM4153
集成小数N分频PLL和4个VCO的正交调制器.....ADRF6720-27
集成LVDS的16位隔离式Σ-Δ型调制器.....AD7405
具有MPPT功能的超低功耗升压调节器.....ADP5090
超低噪声、600 mA线性调节器.....ADM7154
150 mA极低I_Q低压差调节器.....ADP165/ADP166
20 V、200 mA、低噪声、低压差调节器.....ADP7112/ADP7118
40 V、200 mA、低噪声、低压差调节器.....ADP7142

12月

24位、31.25 kSPS、轨到轨Σ-Δ型ADC.....AD7172-2
3.2 GHz低失真数字增益放大器.....ADA4961
提供14路LVDS/HSTL输出的JESD204B时钟发生器.....AD9528
四通道、精密基准电压输出比较器.....ADCMP395
集成基准电压源和I²C的八通道12/16位nanoDAC+ DAC...AD5671R/AD5675R
集成基准电压源和SPI的八通道12/16位nanoDAC+ DAC...AD5672R/AD5676R
八通道16位SPI nanoDAC+ DAC.....AD5676
超低噪声双轴陀螺仪.....ADXRS290
宽带中频接收机.....AD6676
5 A/6 A高频降压调节器.....ADP2165/ADP2166
双通道、2 MHz、800 mA同步降压调节器.....ADP2230
集成AMR和信号调理技术的角度传感器.....ADA4571
双通道精密锁相环频率合成器.....AD9578
集成低噪声VCO的13.6 GHz超宽带频率合成器.....ADF5355
集成低噪声VCO的4.4 GHz宽带频率合成器.....ADF4355-2

Analog Dialogue

模拟对话杂志(www.analog.com/zh/analogdialogue)是ADI公司于1967年创办的技术杂志，至今已经连续出版48年，主要讨论有关模拟信号、数字信号和混合信号处理产品、应用、技术和技巧。模拟对话杂志目前提供两种版本。在线版每月发行一期；印刷版每年发行四期，作为对在线版中技术文章的定期回顾和汇集。在线版的内容包括：技术文章；近期应用笔记、电路笔记、新产品简介、在线研讨会和已发表文章等及时信息；以及“集锦”栏目，其中包括从ADI网站(www.analog.com/zh)获得重要相关信息的通用链接网址。感兴趣的读者也可以至模拟对话档案库www.analog.com/library/analogdialogue/china/archives.html查阅自1967年第1卷第1期创刊至今的每期存档，包括三期纪念特刊。如需订阅，请访问www.analog.com/library/analogdialogue/china/subscribe.html。欢迎提出您的宝贵意见；Facebook: www.facebook.com/analogdialogue；EngineerZone: ez.analog.com/blogs/analogdialogue；电子邮件: dialogue.editor@analog.com或编辑Scott Wayne, [scott.wayne@analog.com]。

RF至位解决方案可为材料分析应用提供精密的相位和幅度数据

作者：Ryan Curran、Qui Luu和Maithil Pachchigar

简介

在分析远程站点的材料时，无法把探针放进材料中，此时，高频收发器为准确量化材料的体积分数提供了一种可行的方法，而且不存在直接接触材料时的不利影响。正交调制器为测量这些应用的幅度和相移提供了一种强大的新方法。这里谈到的接收器信号链采用ADL5380宽带正交解调器、ADA4940-2超低功耗、低失真、全差分ADC驱动器和AD7903双通道、差分、16位、1 MSPS PulSAR® ADC，不但可以提供准确的数据，同时还能确保操作的安全性和经济性。

在图1所示接收器中，一个连续波信号从发射(Tx)天线发出，通过待分析的材料，到达接收(Rx)天线。接收到的信号将相对于原始发射信号进行衰减和相移处理。该幅度变化和相移可用于确定媒介内容。




图1. 接收机功能框图

幅度和相移可以直接关联元件的透射率和反射率属性，如图2所示。举例来说，在油气水流中，对于介电常数、损耗和分散度而言，水高，油低，气超低。




图2. 不同均质媒介的透射率和反射率

接收器子系统的实现

图3所示接收器子系统把RF信号转换成数字信号，以精确测量幅度和相位。信号链由一个正交解调器、一个双通道差分放大器和一个双通道差分SAR ADC构成。这种设计的主要目的是在高频RF输入动态范围较大的条件下，获得高精度的相位和幅度测量结果。




图3. 面向材料分析的接收器简化子系统

正交解调器

正交解调器提供一个同相(I)信号和一个正好反相90°的正交(Q)信号。I和Q信号为矢量，因此，可以用三角恒等式计算接收信号的幅度和相移，如图4所示。本振(LO)输入为原始发射信号，RF输入为接收信号。解调器生成一个和差项。两个信号的频率完全相同， $\omega_{LO} = \omega_{RF}$ ，因此，结果会过滤掉高频和项，差项则驻留于直流。接收信号的相位为 ϕ_{RF} ，不同于发射信号的相位 ϕ_{LO} 。该相移为 $\phi_{LO} - \phi_{RF}$ ，是媒介介电常数导致的结果，有助于确定材料内容。




图4. 利用正交解调器测量幅度和相位

真实I/Q解调器具有许多缺陷，包括正交相位误差、增益不平衡、LO-RF泄漏等，所有这些都导致解调信号质量下降。要选择解调器，首先确定RF输入频率范围、幅度精度和相位精度要求。

ADL5380采用5V单电源供电，可接受400 MHz至6 GHz范围内的RF或IF输入频率，是接收器信号链的理想选择。根据配置，可提供5.36 dB电压转换增益，其差分I和Q输出可以把2.5 V p-p差分信号驱动至500 Ω负载。在900 MHz时，其噪声系数为10.9 dB，IP1dB为11.6 dBm，三阶交调截点(IIP3)为29.7 dBm，动态范围出色；而0.07 dB的幅度平衡和0.2°的相位平衡则可实现杰出的解调精度。采用高级SiGe双极性工艺制造，提供微型4 mm × 4 mm、24引脚LFCSP封装。

ADC驱动器和高分辨率精密ADC

ADA4940-2全差分双通道放大器具有卓越动态性能和可调输出共模，是驱动高分辨率双通道SAR ADC的理想之选。该器件采用5V单电源供电，在2.5V共模下可提供±5V差分输出。根据配置可提供2倍增益(6 dB)，并把ADC输入驱动至满量程。RC滤波器(22 Ω/2.7 nF)有助于限制噪声，减少来自ADC输入端容性DAC的反冲。采用专有SiGe互补双极性工艺制造，提供微型4 mm × 4 mm、24引脚LFCSP封装。

AD7903双通道16位1 MSPS逐次逼近型ADC具有出色的精度，满量程增益误差为±0.006%，失调误差为±0.015 mV。该器件采用2.5 V单电源供电，1 MSPS时功耗仅12 mW。使用高分辨率ADC的主要目标是实现±1°的相位精度，尤其是当输入信号的直流幅度较小时。ADC所要求的5 V基准电压源由ADR435低噪声基准电压源产生。

如图5所示，接收器子系统利用ADL5380-EVALZ、EB-D24CP44-2Z、EVAL-AD7903SDZ和EVAL-SDP-CB1Z评估套件实现。这些电路组件针对子系统互连优化。两个高频锁相输入源提供RF和LO输入信号。




图5. 接收器子系统评估平台

表1总结了接收器子系统中各个组件的输入和输出电压电平。在解调器的RF输入端，11.6 dBm的信号产生的输入在ADC满量程范围的-1 dB之内。表中假定，ADL5380的负载为500 Ω，转换增益为5.3573 dB，功率增益为-4.643 dB，ADA4940-2的增益为6 dB。该接收器子系统的校准程序和性能结果将在后续章节讨论。

表1. 接收器子系统各组件的输入和输出电压电平。

RF Input (dBm)	ADL5380输出		AD7903输入 (dBFS)
	(dBm)	(V p-p)	
+11.6	+6.957	4.455	-1.022
0	-4.643	1.172	-12.622
-20	-24.643	0.117	-32.622
-40	-44.643	0.012	-52.622
-68	-72.643	466μ	-80.622

接收器子系统误差校准

接收器子系统有三个主要误差源：失调、增益和相位。

I和Q通道的各个差分直流幅度与RF和LO信号的相对相位存在正弦关系。因此，I和Q通道的理想直流幅度可以通过以下方式计算得到：

$$\text{Voltage } I_{\text{CHANNEL}} = \max I/Q \text{ output} \times \cos(\theta) \quad (3)$$

$$\text{Voltage } Q_{\text{CHANNEL}} = \max I/Q \text{ output} \times \sin(\theta) \quad (4)$$

随着相位移过极化坐标，理想状况下，有些位置会产生相同的电压。例如，I（余弦）通道上的电压应与+90°或-90°相移相同。然而，对于本应产生相同直流幅度的输入相位，恒定相移误差(不受RF和LO的相对相位影响)会导致子系统通道产生不同结果。这种情况如图6和图7所示，其中，当输入应为0 V时，结果产生了两个不同的输出码。这种情况下，-37°的相移远远大于含有锁相环的真实系统的预期值。结果，+90°实际上表现为+53°，-90°表现为-127°。

通过10个步骤从-180°到+180°收集结果，其中，未校正数据产生图6和图7所示椭圆形。通过确定系统中的额外相移量，可以解决该误差问题。表2显示，系统相移误差在整个传递函数范围内都是恒定不变的。

表2. 接收器子系统在0-dBm RF输入幅度条件下的实测相移小结

输入相位 RF至 LO	平均I通道输出代码	平均Q通道输出代码	I通道电压	Q通道电压	实测相位	实测接收器子系统相移
-180°	-5851.294	+4524.038	-0.893	+0.690	+142.29°	-37.71°
-90°	-4471.731	-5842.293	-0.682	-0.891	-127.43°	-37.43°
0°	+5909.982	-4396.769	+0.902	-0.671	-36.65°	-36.65°
+90°	+4470.072	+5858.444	+0.682	+0.894	+52.66°	-37.34°
+180°	-5924.423	+4429.286	-0.904	+0.676	+143.22°	-36.78°

系统相位误差校准

对于图5所示系统，当步长为10°时，平均实测相移误差为-37.32°。在已知该额外相移时，可以算出经调整的子系统直流电压。变量

$\phi_{\text{PHASE_SHIFT}}$ 定义为观测到的额外系统相移的平均值。相位补偿信号链中产生的直流电压可以计算如下：

$$\text{Voltage } I_{\text{CHANNEL}} = \max I/Q \text{ output} \times (\cos(\theta_{\text{TARGET}})\cos(\phi_{\text{PHASE_SHIFT}}) - \sin(\theta_{\text{TARGET}})\sin(\phi_{\text{PHASE_SHIFT}})) \quad (5)$$

$$\text{Voltage } Q_{\text{CHANNEL}} = \max I/Q \text{ output} \times (\sin(\theta_{\text{TARGET}})\cos(\phi_{\text{PHASE_SHIFT}}) + \cos(\theta_{\text{TARGET}})\sin(\phi_{\text{PHASE_SHIFT}})) \quad (6)$$

对于给定的相位设置，等式5和等式6提供了目标输入电压。现在，子系统已线性化，可以校正失调误差和增益误差了。图6和图7中同时显示了线性化的I和Q通道结果。对数据集进行线性回归计算，结果将产生图中所示最优拟合线。该拟合线为各个转换信号链的实测子系统传递函数。




图6. 线性化的I通道结果




图7. 线性化的Q通道结果

系统O_set误差和增益误差校准

接收器子系统中各信号链的理想失调应为0 LSB，但是，对于I通道和Q通道，实测失调分别为-12.546 LSB和+22.599 LSB。最优拟合线的斜率代表子系统的斜率。理想子系统斜率可计算如下：

$$\text{Ideal Slope} = \frac{\text{Max Code} - \text{Min Code}}{+V_{\text{REF}} - -V_{\text{REF}}} = \frac{65535 - 0}{+5 - -5} = 6553.5 \frac{\text{Codes}}{V} \quad (7)$$

图6和图7中的结果表明，I通道和Q通道的实测斜率分别为6315.5和6273.1。为了校正系统增益误差，必须调整这些斜率。校正增益误差和失调误差可以确保，利用等式1计算得到的信号幅度与

理想信号幅度相匹配。失调校正与实测失调误差正好相反：

$$\text{Offset Error Correction} = -\text{Measured Offset Error} \quad (8)$$

增益误差校正系数为：

$$\text{Gain Error Correction} = \frac{\text{Ideal Slope}}{\text{Measured Slope}} \quad (9)$$

接收转换结果可通过以下方式校正：

$$\text{Corrected Output Code} = \frac{\text{Received Output Code} \times \text{Ideal Slope}}{\text{Measured Slope}} + \text{Offset Error Correction} \quad (10)$$

子系统的校准直流输入电压按以下方式计算：

$$\text{Measured Signal Input Voltage} = \frac{2 \times V_{\text{REF}} \times \text{Corrected Output Code}}{2^N - 1} \quad (11)$$

要计算各子系统信号链的感知模拟输入电压，则须在I通道和Q通道上使用等式11。利用这些完全调整过的I通道和Q通道电压来计算以各直流信号幅度定义的RF信号幅度。要评估整个校准程序的精度，可以把收集到的结果转换成理想子系统电压，后者产生于调解器输出端，假设条件是不存在相移误差。这可以通过以下方式实现：用前面计算得到的平均直流幅度乘以每次试验的实测相位正弦分数(除掉其中计算得到的相移误差)。计算过程如下：

$$\text{Fully Corrected I-Channel Voltage} = \text{Average Post Calibration Magnitude} \times (\cos(\theta_{\text{MEASURED}})\cos(\varphi_{\text{PHASE_SHIFT}}) + \sin(\theta_{\text{MEASURED}})\sin(\varphi_{\text{PHASE_SHIFT}})) \quad (12)$$

$$\text{Fully Corrected Q-Channel Voltage} = \text{Average Post Calibration Magnitude} \times (\sin(\theta_{\text{MEASURED}})\cos(\varphi_{\text{PHASE_SHIFT}}) - \cos(\theta_{\text{MEASURED}})\sin(\varphi_{\text{PHASE_SHIFT}})) \quad (13)$$

$\varphi_{\text{相移}}$ 为前面计算得到的相位误差，平均校准后幅度为来自等式1的直流幅度结果，已经过失调误差和增益误差补偿。表3所示为在0 dBm RF输入幅度条件下，各目标相位输入的校准程序的结果。等式12和等式13计算得到的校正因子将集成到旨在以此处所示方式检测相位和幅度的任何系统之中。

接收器子系统评估结果

表3. 0 dBm RF输入幅度条件下某些目标相位输入端实现的结果。

目标相位	I通道完全校正输入电压	Q通道完全校正输入电压	完全校正相位结果	绝对实测相位误差
-180°	-1.172 V	+0.00789 V	-180.386°	0.386°
-90°	-0.00218 V	-1.172 V	-90.107°	0.107°
0°	+1.172 V	+0.0138 V	+0.677°	0.676°
+90°	+0.000409 V	+1.171 V	+89.98°	0.020°
+180°	-1.172 V	+0.0111 V	+180.542°	0.541°

图8为实测绝对相位误差直方图，其中，对于从-180°到+180°的每10°步长，其精度均高于1°。




图8. 0 dBm输入电平(相位步长为10°)条件下的实测绝对相位误差直方图。

为了在任何给定输入电平条件下精确测量相位，RF相对于LO的感知相移误差($\varphi_{\text{PHASE_SHIFT}}$)应恒定不变。如果实测相移误差开始以目标相位步长(φ_{TARGET})或幅度函数的形式发生变化，则这里所提校准程序的精度将开始下降。室温下的评估结果显示，900 MHz条件下，对于最大值为+11.6 dBm、最小值约为-20 dBm的RF幅度而言，相移误差保持相对恒定。

图9所示为接收器子系统的动态范围以及相应幅度导致的额外相位误差。当输入幅度降至-20 dBm以下时，相位误差校准精度将开始下滑。系统用户需要确定可接受的信号链误差水平，以确定可接受的最小信号幅度。




图9. 接收器子系统的动态范围以及相应的额外相位误差

图9所示结果用5V ADC基准电压源收集。该ADC基准电压源的幅度可以降低，从而为系统提供更小的量化水平。这样，在小信号条件下，相位误差精度会略有提升，但会增加系统饱和几率。为了提高系统动态范围，另一种不错的选择是采用一种过采样方案，该方案可以提高ADC的无噪声位分辨率。求均值的采样每增加一倍，结果可使系统分辨率增加 $\frac{1}{2}$ LSB。给定分辨率增量的过采样比计算方法如下：

$$\text{Oversampling Ratio} = 2^{2N} \text{ where } N = \# \text{ of bits increase} \quad (14)$$

当噪声幅度不再随机改变各采样的ADC输出代码时，过采样会达到一个效益递减点。在该点时，系统的有效分辨率将不能再次提升。过采样导致的带宽下降并非大问题，因为系统是以缓慢变化的幅度测量信号的。

AD7903评估软件提供一个校准程序，允许用户针对三个误差源，对ADC输出结果进行校正：相位、增益和失调。用户需要收集系统未经校正的结果，确定本文计算的校准系数。图10所示为图形用户界面，其中，校准系数已高亮显示。




图10. 接收器子系统校准图形用户界面

系数一旦确定，则可利用这个面板来计算解调器的相位和幅度。极化坐标为观测到的RF输入信号提供了一种直观的呈现方式。幅度和相位计算通过等式1和等式2计算。用“采样数(Num Samples)”下拉框，通过调整每次捕获的采样数，可实现对过采样比的控制。

结论

本文探讨了远程检测应用面临的主要挑战，并提出了一种利用ADL5380、ADA4940-2和AD7903接收器子系统的新型解决方案，该方案可以精确、可靠地测量材料内容。提出的信号链具有宽动态范围的特点，在900 MHz条件下，可实现0°至360°的测量范围，精度优于1°。

参考文献

Mallach, Malte和Thomas Musch, “超宽带微波扫描技术：多相流测量新概念” GeMiC 2014, 德国亚琛, 2014年3月10-12

Ryan Curran [ryan.curran@analog.com] 是ADI公司精密转换器业务部门的一名产品应用工程师。自2005年加盟ADI以来，他一直主要从事SAR ADC方面工作。Ryan获缅甸大学欧洛诺电子工程学士学位，目前在阿默斯特马萨诸塞大学伊森伯格管理学院攻读工商管理硕士学位。



Ryan Curran

Qui Luu [qui.luu@analog.com] 是ADI公司的一名RF应用工程师，于2000年6月加盟ADI。Qui 2000年获马萨诸塞州伍斯特理工学院电气工程学士(BSEE)学位，2005年获马萨诸塞州波士顿东北大学电气工程硕士(M.S.E.E)学位。



Qui Luu

Maithil Pachchigar [maithil.pachchigar@analog.com] 是ADI公司精密转换器业务部的一名应用工程师。他于2010年加入ADI公司，为工业、仪表、医疗和能源行业的客户提供高精度ADC产品技术支持。自2005年以来，Maithil一直在半导体行业工作，并已发表多篇技术文章和应用笔记。他于2006年获得圣何塞州立大学电气工程硕士学位，并于2010年获得硅谷大学MBA学位。



Maithil Pachchigar

该作者的其他文章：
[揭开高性能多路复用数据采集系统的神秘面纱](#)
 第48卷，第3期

同步检波器助力精密低电平测量

作者：Luis Orozco

简介

同步检波器可提取淹没在噪底内的小信号，用于进行各种物理量测量，例如极小的电阻、明亮背景下的光吸收或反射量，或者存在于高噪声电平下的应变。

在很多系统中，随着频率趋近于零，噪声会不断增加。例如，运算放大器具有 $1/f$ 噪声，而光学测量易受因环境光条件变化而产生的噪声影响。在远离低频噪声处进行的测量可提高信噪比，从而可检测到较弱信号。例如，将光源调制到几千赫兹有助于测量原本会淹没在噪底内的反射光。图1显示了调制技术如何恢复原本低于噪底的信号。




图1. 通过调制使信号远离噪声源

调制激励信号的方法有多种。最简单的方法是重复打开、关闭。在驱动LED、为应变计电桥供电的电压源和其他类型激励时，这种方法很有效。而对于光谱仪器上使用的白炽灯泡和其他不易开关的激励源，可通过使用机械快门截断光线来实现调制。

窄带带通滤波器可滤除目标频率以外的所有其他频率，使原始信号得以恢复，但使用分立元器件设计所需的滤波器可能很难。另一种方法是考虑使用同步解调器，该器件可将调制信号恢复至直流，同时抑制与参考信号不同步的各信号。运用这种技术的设备称为锁定放大器。

图2显示了一个简单的锁定放大器应用。用一个调制为1 kHz的光源照射测试表面。再由光电二极管测量测试表面反射的光线，其强度与表面的污染程度成比例。参考信号和测量信号都是正弦波，

并且频率和相位相同，但幅度不同。驱动光电二极管的参考信号具有固定幅度，而测量信号的幅度会随反射光量而变化。




图2. 使用锁定放大器测量表面污染程度

两个正弦波相乘所得的结果是一个具有和频与差频形式频率分量的信号。这里，两个正弦波具有相同的频率，因此结果是一个直流信号和一个两倍于原始频率的信号。负号表示它具有 180° 的相移。低通滤波器会滤除信号中直流分量以外的所有分量。

$$A \sin(2\pi f_m t) \times B \sin(2\pi f_m t) = \frac{1}{2} AB - \frac{1}{2} AB \cos(4\pi f_m t) \quad (1)$$

考虑有噪声输入信号时，运用这种技术的优势将变得非常明显。相乘只会使调制频率的信号移回直流，所有其他频率分量则移至其他非零频率。图3显示了一个具有50 Hz和2.5 kHz高噪声源的系统。微弱的目标信号采用1 kHz正弦波进行调制。输入信号与参考信号相乘得到的是一个直流信号，以及频率为950 Hz、1050 Hz、1.5 kHz、2 kHz和3.5 kHz的其他信号。直流信号包含所需的信息，因此可使用低通滤波器滤除其他频率。




图3. 同步解调在有50 Hz和2.5 kHz强噪声源的情况下拾取1 kHz弱信号

接近目标信号的任何噪声分量均会出现在接近直流的频率上，因此必须选择附近没有强噪声源的调制频率，这点非常重要。如果无法做到这一点，则需要使用截止频率极低且响应敏锐的低通滤波器，但代价是建立时间较长。

实用锁定实现方案

生成正弦波来调制信号源可能不切实际，因此有些系统会改用方波。生成方波激励要比生成正弦波简单得多，使用简单的装置(诸如可切换模拟开关或MOSFET的微控制器引脚)即可实现。

图4显示了一种实现锁定放大器的简单方法。由微控制器或其他器件生成促使传感器作出响应的方波激励。第一个放大器是跨导放大器(用于光电二极管)或仪表放大器(用于应变计)。

用于激励传感器的信号还用于控制ADG619 SPDT开关。当激励信号为正时，放大器配置为增益+1。当激励信号为负时，放大器配置为增益-1。这在数学上相当于将测量信号乘以参考方波。输出RC滤波器会滤除任何其他频率的信号，因此输出电压是直流信号，大小等于测量方波的峰峰值电压的一半。




图4. 使用方波激励的锁定放大器

虽然电路比较简单，但选择正确的运算放大器非常重要。交流耦合输入级可滤除大部分的低频输入噪声，但不会滤除 $1/f$ 噪声和最后一个放大器产生的失调误差。ADA4077-1精密放大器在0.1 Hz到10 Hz范围内具有250 nV p-p噪声以及 $0.55 \mu\text{V}/^\circ\text{C}$ 的失调漂移，因此非常适合此应用。

基于方波的锁定放大器比较简单，但其噪声抑制性能及不上使用正弦波的锁定放大器。图5显示了方波激励和参考信号的频域表示。方波由基波和所有奇次谐波的正弦波无穷和构成。将两个同频方波相乘需要将参考信号的每个正弦分量乘以测量信号的每个正弦分量。所得到的是包含方波的每个谐波能量的直流信号。奇

次谐波频率下出现的干扰信号不会被滤除，不过会有所减弱，具体取决于其所处的谐波。因此，选择调制频率时应确保其谐波不是任何已知噪声源的频率或谐波，这点非常重要。例如，要抑制线路噪声，应选择1.0375 kHz的调制频率(不会与50 Hz或60 Hz的谐波重合)，而不是使用1 kHz(这是50 Hz的第20个谐波)。

尽管有此缺点，但该电路简单、成本低。与尝试进行直流测量相比，使用低噪声放大器并选择合适的调制频率仍然可带来大幅改进。




图5. 如果输入信号(A)和参考信号(B)都是方波，则将它们相乘(C)可有效解调输入信号的每个谐波。

简单的集成替代方案

图4中的电路需要一个运算放大器、一个开关和一些分立元器件，另外还需要微处理器提供参考时钟。一种替代方案是使用集成式同步解调器，如图6所示。ADA2200包含缓冲输入、可编程IIR滤波器、乘法器和可将参考信号偏移 90° 的模块，可轻松测量或补偿参考时钟和输入信号之间的相移。




图6. ADA2200功能框图

使用ADA2200实现锁定检测电路时，只需施加等于所需参考频率64倍的时钟频率，如图7所示。可编程滤波器的默认配置为带通响应，因而无需对信号进行交流耦合。模拟输出将以数倍于采样速率的速度生成镜像，因此可使用RC滤波器后接Σ-Δ型ADC来滤除这些镜像，而仅测量信号的解调直流分量。




图7. 使用ADA2200实现锁定放大器

改进方波锁定电路

图8显示了方波调制电路的一种改进方式。传感器采用方波进行激励，但测量信号会与相同频率和相位的正弦波相乘。现在，只有基波频率的信号内容才会移至直流，而所有其他谐波都将移至非零频率。这样，便可轻松使用低通滤波器滤除测量信号中直流分量以外的所有其他分量。




图8. 使用正弦波作为参考信号可防止噪声解调到直流

另一个难点是，如果参考信号和测量信号之间存在任何相移，所产生的输出都会小于无相移时。如果传感器信号调理电路包含任何会造成相位延迟的滤波器，就会出现这种情况。在模拟锁定放大器中，解决该问题的唯一方法是在参考信号路径中增加相位补偿电路。这并不容易，因为电路必须可调节，以补偿各种相位延

迟，并且会随温度、元件容差而变化。一个较为简单的替代方案是添加第二个乘法级，将测量信号乘以参考信号的90°相移版本。这个第二级的输出信号将与输入的反相分量成比例，如图9所示。

经过两个乘法器级后，低通滤波器的输出为与输入的同相(I)及正交(Q)分量成比例的低频信号。要计算输入信号的幅度，只需对I和Q输出求平方和。这种架构的另一个好处是，可以计算激励/参考信号和输入之间的相位。




图9. 使用参考信号的正交版本计算幅度和相位

目前讨论的所有锁定放大器均会产生参考信号来激励传感器。最后一项改进是允许将外部信号用作参考信号。例如，图10中的系统可使用宽带白炽灯来测试表面的光学特性。此类系统可以测量镜面反射率或表面污染程度等参数。与使用电子调制相比，使用机械斩波碟调制白炽灯光源会简单得多。紧挨着斩波碟的低成本位置传感器生成方波参考信号，馈入锁定放大器。锁相环不直接使用此信号，而是生成频率和相位与输入参考信号相同的正弦波。使用这种方法时必须注意一点，那就是内部生成的正弦波必须具有低失真。




图10. 使用PLL锁定至外部参考信号




图11. 基于FPGA的锁定放大器

虽然使用分立式PLL和乘法器可以实现该系统，但是使用FPGA实现锁定放大器功能会带来多个性能优势。图11显示了使用FPGA构建的锁定放大器，其中前端基于零漂移放大器ADA4528-1和24位 Σ - Δ 型ADC AD7175。此应用无需极高带宽，因此可将锁定放大器的等效噪声带宽设置为50 Hz。受测器件为任何可外部激励的传感器。放大器配置为具有大小为20的噪声增益，以充分利用ADC的满量程范围。虽然直流误差不影响测量，但是最大限度地降低失调漂移和1/f噪声仍然很重要，因为它们会缩小可用动态范围，尤其是在放大器配置为高增益的情况下。

ADA4528-1具有2.5 μ V的最大输入失调误差，这意味着采用2.5 V基准电压源时只能使用AD7175满量程输入范围的10 ppm。ADC后方的数字高通滤波器将滤除所有直流失调和低频噪声。要计算输出噪声，首先应计算AD7175的电压噪声密度。数据手册给出的噪声规格为5.9 μ V rms，测试条件是50 kSPS输出数据速率、使用sinc5 + sinc1滤波器且使能输入缓冲器。采用这些设置时的等效噪声带宽为21.7 kHz，这将产生40 nV/ $\sqrt{\text{Hz}}$ 的电压噪声密度。

ADA4528的宽带输入噪声为5.9 nV/ $\sqrt{\text{Hz}}$ ，这在输出端表现为118 nV/ $\sqrt{\text{Hz}}$ ，因而总噪声密度为125 nV/ $\sqrt{\text{Hz}}$ 。由于数字滤波器的等效噪声带宽仅为50 Hz，因此输出噪声为881 nV rms。在2.5 V的输入范围内，这会造成系统的动态范围为126 dB。通过调整低通滤波器的频率响应，我们能够以带宽来换取动态范围。例如，如

果将滤波器的带宽设置为1 Hz，则动态范围为143 dB，而带宽设为250 Hz时动态范围为119 dB。

数字锁相环生成锁定至激励信号的正弦波，激励信号可以在外部或内部生成，并且不必是正弦波。参考正弦波中的任何谐波将与输入信号相乘，从而解调谐波频率中存在的噪声和其他无用信号，就像将两个方波相乘一样。以数字方式生成参考正弦波的一个优势是，可通过调整数字精度获得极低的失真性能。

图12显示了使用4、8、16和32位精度以数字方式生成的四个正弦波。显然，使用4位精度所获得的性能与图5中的情况差别不大，但是该情况会在使用更高精度后很快得到改善。使用16位精度时，生成具有如此低总谐波失真(THD)的模拟信号比较困难，而使用32位精度时，THD超过-200 dB，这是模拟电路无法比拟的。此外，这些是以数字方式生成的信号，因此完全可以重复生成。当数据转换成数字并输入FPGA后，将不会增加任何噪声或漂移。

在乘法器之后，低通滤波器将滤除任何高频分量并输出信号的同相和正交分量。由于等效噪声带宽仅为50 Hz，因此没有理由以250 kSPS的原始采样速率来传输数据。可在低通滤波器中加入抽取滤波器级，以降低输出数据速率。最后一步是根据同相和正交分量计算输入信号的幅度和相位。




图12. 使用不同数字精度以数字方式生成正弦波

结论

淹没在噪底内的低频小信号非常难以测量，但是通过应用调制和锁定放大器技术可以实现高精度测量。最简单的锁定放大器可以是在两个增益之间切换的运算放大器。虽然这不会带来最低噪声性能，但是与简单的直流测量相比，此电路结构简单、成本低，使其具有一定的吸引力。此电路的一项改进是使用正弦波参考和乘法

器，但是这在模拟域中比较难以实现。为获得最佳性能，可考虑使用低噪声、高分辨率 Σ - Δ 型ADC，对输入信号进行数字化，在数字域中生成参考正弦波以及所有其他元素。

Luis Orozco [luis.orozco@analog.com] 是ADI公司工业和仪器仪表部的系统应用工程师，主要涉足精密仪器仪表、化学分析和环境监测应用。他于2011年2月加入ADI公司。在加入ADI公司前，他已在数据采集设备设计方面具有10多年的工作经验。



Luis Orozco

该作者的其他文章：
[精密模拟控制器优化](#)
[高效锂离子电池制造](#)
 第48卷第3期

可穿戴电子设备可监控生命体征、活动水平等

健康监护正在走向可穿戴设备

作者：Jan-Hein Broeders

当我还是个小男孩的时候，妈妈总是不停地叮嘱我要带够零钱，以防在遇到紧急情况时需要打电话。二十年后，移动电话使我们能够随时随地拨打电话。又经过20年的创新后，语音通话已不再是手机这款智能设备的主要功能，它不仅可以拍摄美丽的照片、播放音频和视频流文件，而且还提供各种各样的服务——现在还逐渐成为我们的私人教练。配备传感器或者连接到穿戴式传感器后，这些设备可用来监控日常活动和个人健康状况。在不断增强的健康意识推动下，人们开始关注测量生命体征参数——如心率、体温、血氧饱和度、血压、活动水平(运动量)和脂肪燃烧量——以及追踪这些参数的日常变化趋势。

现在，装有多个传感器的通用传感器前端可监控这些参数。最大的挑战是最大程度地缩小尺寸并延长电池使用寿命。本文讨论面向迅猛增长的可穿戴电子产品市场的解决方案。

最重要的生命体征信号

没了心跳，我们就会有大麻烦，因此，脉搏或心率至今仍是我们需要监控的最重要的参数。除了每分钟心跳次数以外，我们还想检查心脏行为与活动量的关系。心律也非常重要，因为快速变化的心率是心脏疾病的征兆。

心率和心脏活动监护通常是使用心电图(ECG)测量生理电信号来实现。连接到身体上的电极可测量心脏组织中心电的信号的活动。

专业的诊断系统便是基于此原理，测量时胸部和四肢最多可连接10个电极。ECG可提供一次心跳不同分量(P波、QRS波和T波)的相关详细信息。

单导联ECG在体育界的应用越来越普遍，其使用双电极胸带来测量心脏活动。虽然可检测到各种ECG波形，但大多数系统只测量心率。这些胸带穿戴起来并不舒服，因此，体育和保健行业正在寻找替代方案，例如将电极集成到运动衫上。AD8232单导联心率监护仪前端(如图1所示)就是专为此类低功耗可穿戴应用而开发的。该器件内置增益为100 V/V的仪表放大器和一个高通滤波器，能阻止皮肤上电极的半电池电位产生的失调电压。输出缓冲器和低通滤波器则可抑制肌肉活动产生的高频分量(EMG信号)。此低功耗前端功耗为170 μ A，可与16位片上计量仪ADuCM350配合使用，进行高性能、单导联ECG测量。

测量心率的新方法

心率测量的新趋势是光电容积图(PPG)，这是一种无需测量生物电信号就能获得心脏功能信息的光学技术。PPG主要用于测量血氧饱和度(SpO₂)，但也可不进行生物电信号测量就提供心脏功能信息。借助PPG技术，心率监护仪可集成到手表或护腕等可穿戴设备上。由于生理电势法的信号电平极其微弱，所以无法做到这一点。




图1. AD8232单导联ECG前端




图2. ADPD142光学模块

在光学系统中，光从皮肤表面投射出来。再由光电传感器测量红细胞吸收的光量。随着心脏跳动，不断变化的血容量使接收到的光量分散开来。在手指或耳垂上进行测量时，由于这些部位有相当多的动脉血，使用红光或红外光源可获得最佳精度。不过，手腕表层很少有动脉存在，腕部穿戴式设备必须通过皮肤表层下面的静脉和毛细血管来检测脉动分量，因此绿光效果会更好。

ADPD142光学模块(如图2所示)具备完整的光度测量前端，并集成光电传感器、电流源和LED。该器件专为测量反射光而设计，可用来实现PPG测量。所有元件都封装在一个小小的模块上。

使用光学VSM所面临的挑战

利用腕部穿戴式设备测量PPG面临的主要挑战来自环境光和运动产生的干扰。阳光产生的直流误差相对而言比较容易消除，但日光灯和节能灯发出的光线都带有可引起交流误差的频率分量。模拟前端使用两种结构来抑制DC至100 kHz的干扰信号。模拟信号经过调理后，14位逐次逼近型数模转换器(ADC)将信号数字化，再通过I²C接口发送到微处理器进行最终处理。

同步发送路径与光接收器并行集成在一起。其独立的电流源可驱动两个单独的LED，电流电平最多可编程至250 mA。LED电流是脉冲电流，脉冲长度在微秒级，因此可保持较低的平均功耗，从而最大程度地延长电池使用寿命。

LED驱动电路是动态电路且可即时配置，因此不受各种环境条件影响，例如环境光、穿戴者皮肤和头发的色泽或传感器和皮肤之间的汗液，这些都会降低灵敏度。激励LED配置非常方便，可用于构建自适应系统。所有时序和同步均由模拟前端处理，因此不会增加系统处理器的任何开销。

ADPD142提供两种版本：ADPD142RG集成红光LED和绿光LED，用于支持光学心率监护；ADPD142RI集成红光LED和红外LED，用于进行血氧饱和度(SpO₂)测量。

运动的影响

运动也会干扰光学系统。当光学心率监护仪用于睡眠研究时，这可能不是问题，但如果在锻炼期间穿戴，运动腕表和护腕将很难消除运动伪像。光学传感器(LED和光电检测器)和皮肤之间的相对运动会降低光信号的灵敏度。此外，运动的频率分量也可能被视为心率测量，因此，必须测量该运动并进行补偿。设备与人体相贴越紧密，这种影响就越小，但采用机械方式消除这种影响几乎是不可能的。

我们可使用多种方法来测量运动。其中一种是光学方法，即使用多个LED波长。共模信号表示运动，而差分信号用来检测心率。不过，最好是使用真正的运动传感器。该传感器不仅可准确测量应用于可穿戴设备的运动，而且还可用于提供其他功能，例如跟踪活动、计算步数或者在检测到特定g值时启动某个应用。

ADXL362是一款低功耗、3轴MEMS(微机电系统)加速度计，非常适合在电池供电型可穿戴应用中检测运动。内置的12位ADC可将加速度值转换为数字信号，分辨率为1 mg。功耗随采样速率动态变化，当输出数据速率为100 Hz时功耗仅为1.8 µA，在400 Hz时为3.0 µA。这些较高的数据速率对于用户接口来说非常有用，例如单击/双击检测。

对于在检测到运动时启动某个应用的情况，则无需进行高速采样，因此可将数据速率降至6 Hz，此时平均功耗为300 nA。因而，对于低功耗应用和不易更换电池的植入式设备来说，此传感器非常有吸引力。ADXL362采用3.0 mm × 3.25 mm封装。图3显示了不同电源电压条件下电源电流与输出数据速率之间的关系图。




图3. ADXL362电源电流与输出数据速率的关系

系统中各传感器的连接

系统的核心是混合信号片上计量仪ADuCM350，它与所有这些传感器相连，并负责运行必要的软件，以及储存、显示或传送结果。该器件集成高性能模拟前端(AFE)和16 MHz ARM® Cortex®-M3处理器内核，如图4所示。AFE的灵活性和微处理器丰富的功能组合使此芯片成为便携式应用和可穿戴应用的理想选择。可配置的AFE支持几乎所有传感器，其可编程波形发生器可使用交流或直流信号为模拟传感器供电。高性能的接收信号链会对传感器

信号进行调理，并使用无丢码16位160 kSPS ADC将这些信号数字化。其中，后者的积分非线性(INL)/差分非线性(DNL)最大值为±1-LSB。该接收信号链支持任何类型的输入信号，包括电压、电流、恒电势、光电流和复阻抗。

AFE可在独立模式下工作，无需Cortex-M3处理器干预。可编程时序控制器控制测量引擎，测量结果通过DMA储存到存储器内。开始测量前，可执行校准程序，以校正发送和接收信号链中的失调和漂移误差。对于复阻抗测量，如血糖、体质指数(BMI)或组织鉴别应用，内置DSP加速器可实现2048点单频离散傅里叶变换(DFT)，而无需M3处理器干预。这些高性能AFE功能使ADuCM350具有其他集成解决方案无可比拟的独特优势。

Cortex-M3处理器支持多种通讯端口，包括I²S、USB、MIPI和LCD显示驱动器(静态)。此外，它还包括闪存、SRAM和EEPROM，并且支持五种不同的电源模式，可最大程度地延长电池使用寿命。

ADuCM350设计用于超低功耗传感器，性能限制为低速器件。对于要求更高处理能力的应用，可使用工作频率高达80 MHz的M3内核或者Cortex-M4处理器内核。

功耗如何?

功耗一直是便携式设备和可穿戴设备中的一个关键因素。本文介绍的设备在设计上要求性能高、尺寸小且功耗低，但在非常小的封装内集成所有一切器件(包括电池)仍然是一个挑战。尽管新的电池技术实现了每mm³更高的容量，但与电子产品相比，电池仍然体积较大。




图4. 集成AFE的Cortex-M3

电容 C_{ISO3} 和 C_{ISO4} 可抑制ADC产生的直流电平，从而解决半电池电位问题并始终维持最大动态范围。 C_{ISO1} 、 C_{ISO2} 、 C_{ISO3} 和 C_{ISO4} 可隔离用户，确保在正常模式下和首次出现故障时直流电流为零，以及在首次出现故障时交流电流为零。最后，电阻 R_{LIMIT} 设计用来保证正常工作时产生的交流电流低于限值。 R_{ACCESS} 表示皮肤至电极的接触点。

ADuCM350测量跨阻放大器(TIA)的电流和AD8226的输出电压，以便计算未知的人体阻抗。 R_{CM1} 和 R_{CM2} 必须尽可能高，以保证大部分电流都流过未知阻抗和TIA。建议值为10 M Ω 。

设计限制

当电极至皮肤阻抗在激励频率下接近10 M Ω 时，此设计存在一些限制。电极至皮肤阻抗必须明显小于 R_{CM1} 和 R_{CM2} (10 M Ω)，否则 V_{INAMP+} 不等于A且 V_{INAMP-} 不等于B，测量精度将有所下降。当激励频率大于1 kHz时，电极至皮肤阻抗通常远小于1 M Ω ，如表2所示。

验证

为了证明此设计的精度，我们使用了不同的未知阻抗来测试该系统，并将测试结果与采用Agilent 4294A阻抗分析仪测得

的结果进行了比较。在所有测试中，幅度误差均小于 $\pm 1\%$ 。绝对相位误差在500 Hz和5 kHz下都小于1°。50 kHz下的9°相位失调误差可在软件中进行校正。

结论

在设计可测量生物阻抗的电池供电型穿戴式设备时，必须考虑低功耗、高SNR、电极极化以及IEC 60601安全要求。本文介绍了一个使用ADuCM350和AD8226实现的解决方案。关于其他详细信息，包括完整的设计方程式，请参考：www.analog.com/library/analogdialogue/archives/48-12/bio_imp.pdf。

参考文献

Michael R Neuman, “生物电位电极”，《*生物医学工程手册*》，第四版。CRC出版社，2015年

Mike Yu Chi, Tzzyy-Ping Jung和Gert Cauwenberghs. “干触点和无触点生物电位电极：方法论回顾。”《*IEEE生物医学工程评论*》，第3卷，2010年。

http://en.wikipedia.org/wiki/IEC_60601

Jan-Hein Broeders [jan.broeders@analog.com] 是ADI公司负责欧洲、中东和非洲业务的医疗保健业务发展经理。他与医护人员密切合作，将他们现在和将来的需求转化为各种解决方案。Jan-Hein拥有超过20年的半导体行业工作经验。他于2005年以飞利浦全球现场应用工程师(FAE)的身份加入ADI，并自2008年起开始担任目前的职务。他拥有荷兰斯海尔托亨博斯大学的电气工程学士学位。



Jan-Hein Broeders

José Carlos Conchell [jose.conchell@analog.com] 于2010年获得西班牙瓦伦西亚大学的电子工程学士学位，随后加入了ADI公司，目前是医疗保健部的一名系统应用工程师。



José Carlos Conchell

两款新器件重塑信号发生器

作者: David Hunter

过去,任意波形发生器最棘手的部分是输出级的设计。典型信号发生器的输出范围在25 mV到5 V之间。为了驱动一个50 Ω的负载,传统设计采用高性能分立式器件,并联大量集成器件,或者成本昂贵的ASIC,而要构造出稳定且可编程范围较宽的高性能输出级,设计师往往要投入无数小时的时间。现在,技术进步带来的放大器可以驱动这些负载,降低输出级的复杂性,同时还能减少成本、缩短上市时间。




图1. 典型信号发生器模型

在使用通用信号发生器时,先输入一个频率,然后按下一个按钮,最后仪器产生一个新的频率。接下来,输入所需输出功率,再按下另一个按钮。在切换内部网络、调整输出电平时,继电器发出咔哒声。这种非连续运行模式是补偿宽可编程范围缺失问题的必要条件。本文提出一种新的架构,它可以解决输出级设计中的一半问题。

克服这个前端设计挑战的两个关键组件是:提供高速、高电压和高输出电流的高性能输出级;以及带连续线性dB调谐的可变增益放大器(VGA)。这种设计以20 MHz的性能为目标,幅度为22.4 V (+39 dBm),负载为50 Ω。




图2. 更小、更简单的信号发生器输出级

新型紧凑式输出级

初始信号可能来自数模转换器(DAC)以产生复杂波形,也可能来自直接数字频率合成(DDS)器件以产生正弦波。任一情况下,其规格和功率调整能力都可能达不到理想状态。第一个要求是用VGA提供衰减或增益。但许多VGA提供的增益是有限的,往往不足以在本应用中发挥作用。

如果VGA的输出可以设为目标电平,则无论输入为何,都可以强制输出已知幅度。例如,如果所需输出幅度为2 V,且功率输

出级的增益为10,则VGA的输出幅度应调节至0.2 V。当输出级设计正确时,输出幅度最终由VGA输出设定。不幸的是,多数VGA因可编程范围有限而成了瓶颈问题。

AD8330是实现50 dB范围的首款VGA,但AD8338则树立了新的标杆,这款新型低功耗VGA拥有高达80 dB的可编程范围。典型的高品质信号发生器的输出幅度范围为25 mV至5 V。高达46 dB的可调范围超过了市面上多数现有VGA的能力范围。理想条件下,经典信号发生器的输出幅度可能为0.5 mV至5 V,无需使用继电器或开关网络。满量程连续可调,不存在开关和继电器的非连续性问题。另外,不用继电器还可以延长仪器寿命,提高系统可靠性。

现代DAC和DDS器件一般搭载差分输出,要求设计师使用一个变压器,用单端连接损失一半信号,或者添加一个差分转单端转换器。AD8338具有天然的适用性,提供全差分接口,如图3所示。对于正弦波应用,用DDS取代DAC。




图3. 把DAC连接至AD8338的网络示例

AD8338的一个主要特点是灵活的输入级。作为一款输入VGA,它通过ADI研究员Barrie Gilbert发明的“H-amp”拓扑结构来控制输入电流。该设计用反馈来平衡输入电流,同时使内部节点电压维持于1.5 V。正常条件下,使用500 Ω输入电阻,最大1.5 V输入信号会产生3 mA的电流。如果输入幅度较大,比如15 V,则将一个较大的电阻连接至“直接”输入引脚。该电阻的大小必须合适,以得到相同的3 mA电流:

$$\frac{15.00 \text{ V}}{3 \text{ mA}} = 5 \text{ k}\Omega \quad (1)$$

单端15 V信号将以差分方式输出1.141 V。此时,最小增益条件下,AD8338提供28.4 dB衰减,因此,最大可能增益为+51.6 dB。作为一种低功耗器件,在1 kΩ负载条件下,典型输出摆幅为1.5 V。

输入VGA的功率必须满足以下条件：其总增益范围在不同设定点周围。首先，确定信号发生器产生最大输出需要的输出电平。许多商用发生器为50 Ω负载(正弦波)只提供250 mW rms (+24 dBm)的最大输出功率。这无法满足需要更多输出功率的应用需求，比如测试高输出高频放大器、超声脉冲发生等。

电流反馈放大器(CFA)技术的进步意味着，这不再是个问题。ADA4870 CFA可以用±20 V电源驱动1 A(17 V)。对于正弦波，可以在满负载条件下输出最高23 MHz的频率，使其成为新一代通用任意波形/信号发生器的理想前端驱动器。

对于反射敏感型50 Ω系统来说，ADA4870要求一些无源器件使源阻抗与50 Ω负载相匹配：一个阻性焊盘和一个1.5:1 RF自动变压器。在1 V裕量条件下，当放大器有效负载为16 Ω时，可取得8 W峰值功率。另外，如果反射不构成问题，则可移除阻性焊盘，并用匝数比为0.77:1的变压器代替自动变压器。无源性焊盘地，输出功率增至16 W峰值(28.3 V幅度)




图4. ADA4870驱动16 Ω(增益=10)时的基本连接

为优化输出信号摆幅，我们将ADA4870的增益倍数配置为10，因此，所需输入幅度为1.6 V。ADA4870有一个单端输入，AD8338有一个差分输出，因此，AD8130差分接收放大器及其270 MHz增益带宽积和1090 V/μs压摆率可同时提供差分至单端转换和所需增益。AD8338的输出限制为±1.0 V，因此，AD8130必须提供1.6 V/V的中间增益。组合起来时，三个器件形成一个完整的信号发生器输出级。




图5. 信号发生器输出级

完成整个设计还需要最后两个步骤：配置输入网络以实现最大输入信号和抗混叠，设计输出网络以实现阻抗转换。

AD8338输入网络

对于该设计，差分输出幅度为±1.0 V。在工厂默认设置、内部500 Ω电阻和最大增益条件下，输入幅度一定是100 μV。通过向

直接输入引脚增加电阻，设计师可以调节该要求。由输入电阻决定的增益范围为：

$$Gain (dB) = 80 \times (V_{GAIN} - 0.1) + 20 \log \left(\frac{19000}{R_P + R_N} \right) - 34 \quad (2)$$

在各输入端使用40.2 kΩ的电阻，可以在噪声功率与输入衰减之间实现良好平衡。当V_{GAIN} = 1.1 V(最大增益)时，增益为：

$$Gain (dB) = 80 + 20 \log \left(\frac{19000}{80400} \right) - 34 = 33.5 \text{ dB} \quad (3)$$

此时，差分输入只需为21 mV。

当V_{GAIN} = 0.1 V时，增益为：

$$Gain (dB) = 0 - 12.5 - 34 = -46.5 \text{ dB} \quad (4)$$

对于相同的21 mV输入，输出约为100 μV。

考虑AD8130和ADA4870的总增益，约为24.1 dB，ADA4870的输出幅度范围为1.6 mV至16 V。在阻性焊盘和自动变压器之后，输出端的电压将在2 mV到20 V之间。

把AD8338连接至DDS等器件，要求考虑抗混叠和输入衰减。例如，差分输出AD9834C DDS要求200 Ω电阻接地，以实现正确的摆幅。每个输出只会产生一半的正弦波信号，如图6所示。

每个输出峰值为0.6 V，使得有效输入为±0.6 V，所需衰减为26 dB。在使用200 Ω电阻时，通过构建简单的电阻分压器，可以轻松实现衰减。由于信号摆幅并不统一，因此，信号峰值应该会达到预期衰减值。




图6. 9834C IOUT和IOUT的输出摆幅。未显示混叠伪像

$$0.021 = 0.6 \left(\frac{R_{BOT}}{R_{TOP} + R_{BOT}} \right); R_{TOP} = 193 \text{ } \Omega \text{ and } R_{BOT} = 7 \text{ } \Omega \quad (5)$$

使用标准的6.98 Ω和191 Ω电阻值，结果会产生0.7%的误差。

最后，需要一定的抗混叠处理。在75-MSPS采样速率下，奈奎斯特速率输出为37.5 MHz，超过了该设计的20 MHz带宽。将抗混叠极点设为20 MHz，则所需电容为：

$$C_{FILT} = \frac{1/R_{BOT}}{2\pi \times f} = \frac{0.142}{2\pi \times 20 \times 10^6} = 1100 \text{ pF} \quad (6)$$

这是一个标准值，因此，完整的输入网络如图7所示：




图7. DDS + 衰减和滤波器网络 + AD8338

构建该级并进行测量。总体变化在±0.6 dB之内，如图8所示。




图8. AD8338配置的计算所得增益和实测增益

ADA4870输出级

在单端输出由AD8130提供的情况下，ADA4870将执行最终10倍增益。设置该增益需要两个电阻，无外部补偿情况下，该级很稳定。未完成的唯一工作是调整输出网络，以满足应用需求。有三种通用实现方案：

1. 从放大器直接输出至50 Ω
2. 填充自动变压器输出至50 Ω
3. 未填充自动变压器输出至50 Ω

对于直接输出，放大器输出直接连接输出连接器，无需用任何网络来转换源，如图9所示。这种方法是真直连接源的完美选择，虽然不能发挥出器件的全部潜力，但仍然比典型信号发生器的10 V输出幅度要好得多。在这种情况下，最大峰值功率为5.12 W。




图9. 直接输出驱动连接




图12. 完整的简化原理图

对于焊盘式设计，16 Ω负载在一个8 Ω的串联焊盘与滤波处理的1.5:1自动变压器之间分配，如图10所示。在该模式下，由于设计具有低阻抗特性，因此，设计师使用的电感值可以比用于50 Ω设计的电感小6.25倍。低通滤波器和自动变压器把8 Ω有效源阻抗转换成匹配良好的50 Ω负载。这种设计方法的总峰值输出功率为8 W，最适合需要50 Ω匹配源的应用，在这类应用中，反射可能成为一个问题，比如，传输线路较长时。




图10. 焊盘式输出设计的ADA4870连接。在目标频段内，对于任何反射，输入阻抗均表现为50 Ω

最后一个选项，也可能是信号发生器最有用的选项，不使用8 Ω焊盘，而且输出功率提高了一倍。我们仍然建议使用LC阶梯式滤波器，如图11所示，但阶梯值比用于50 Ω系统(设计的标称阻抗为16 Ω)的值小3.125倍。在这种情况下，自动变压器使用的匝数比为0.77:1。该模式下，峰值正弦波输出幅度为28.3 V，ADA4870将驱动约16 W至50 Ω负载(8 W rms或39 dBm)。




图11. 用于驱动50 Ω负载的最佳功率输出连接

整体解决方案

在现实世界中，如果与真实世界不相符，仿真和等式毫无意义。因此，有必要构建一个完整的系统，基于预期值测量其性能。图12所示为一种实际焊盘式输出设计的原理图。

图13所示为无滤波器条件下的实测结果。系统增益一致性误差为 ± 1 dB，最差条件下输出功率高达2.75 W rms(5.5 W峰值)(P1dB压缩点，34 dBm)。值得注意的是，总增益范围超过62 dB，范围比许多标准发生器多16 dB。




图13. 焊盘式、未滤波输出功率结果。无滤波器时，系统在36 dBm时出现一个P1dB点。 $F_{TEST} = 14.0956$

增益范围可通过改善DDS输出端滤波机制以及降低系统噪声的方式提高。图14所示为采用滤波器时的相同测量值。滤波输出不存在同样的P1dB问题，结果将满量程+36 dBm输出转换成50 Ω 负载。总增益线性度更佳(≤ 0.65 dB)，误差仅出现在中间电平周围。




图14. 5阶低通滤波器的实测输出($f_c = 20$ MHz)。 $F_{TEST} = 14.0956$ MHz。

如果具体运行模式需要甚至更高的输出功率，则针对给定应用，可以将多个输出放大用于驱动专业变压器。或者，可以将这里

描述的设计方法用于电源较低的系统，但这些方法必须符合替代设计的限制要求。

注意，受累积输入衰减和增益误差影响，测量上限止于 $V_{GAIN} = 0.9375$ V。通过调整初始衰减网络，充分考虑总系统误差，可以解决这个问题。校正后，总系统增益范围将增至74 dB。

结论

配合高性能VGA使用高性能、高输出CFA，可以为新一代信号发生器构建出一种简单前端。这些器件的高度集成可以降低PCB电路板的总面积和成本。

要获得更多功能，可以在闭环反馈系统中使用AD8310等对数放大器。增加对数放大器后，配合AD9834C等DDS，设计师可以集成各种形式的包络调制，如频移键控(FSK)、开关键控(OOK)和相移键控(PSK)，将其作为一项内在功能；通过创造性地使用两个基本模块，实现不尽其数的选项。

参考文献

电流反馈放大器。

对数放大器/检测器。

可变增益放大器(VGA)。

MT-034指南，电流反馈(CFB)运算放大器。

MT-057指南，高速电流反馈运算放大器。

MT-060指南，在电压反馈和电流反馈运算放大器之间选择。

MT-072指南，精密可变增益放大器。

MT-073指南，高速可变增益放大器。

David Hunter [david.hunter@analog.com] 是ADI公司威尔明顿园区线性产品部的一名应用工程师。他2006年加盟ADI公司，担任现场应用工程师，在西北实验室设计中心工作，为测试和测量领域以及工业客户提供服务。David 2007年毕业于波特兰州立大学，获电子工程学士学位，专业为RF工程。毕业前，他出版并合著了多篇关于自愈硬件系统和进化型硬件的论文。他同时也是一名活跃的业余无线电话务员，呼叫代号为KE7BJB。



David Hunter

ADC建模工具加快评估过程

作者: Umesh Jayamohan

简介

消费者对更快、更智能和更好产品的需求将创新推到了前所未有的高度。因此,系统设计人员面临着共同的困境:在已知平台上设计新产品,只进行递增改变;或者使用全新平台和最先进的产品和功能。前者可能设计速度较快,风险较小,但收益较低;而后者用途更广泛、功能更佳且价值更高,但风险较高。

现在,一套新的仿真工具使得可在软件中快速地进行原型制作,从而最大程度地降低开发风险,让设计人员可以充满自信,相信其设计的新产品能按预期工作。该软件让设计人员可以深入了解各个产品(例如数模转换器、时钟IC和放大器)的能力,并且可整合各个器件(ADC和时钟等),而不必获取实际元件。设计人员可先进行软件评估,然后再决定是否要采购硬件,从而节省了时间和金钱。

本文说明了ADIsimADC、TM ADIsimCLKTM和VisualAnalog[®]软件套件的多功能特性,该套件可预测与采样时钟结合时ADC的性能。示例采用16位、250 MSPS数模转换器AD9467和低抖动时钟发生器AD9523-1。第一部分说明了软件评估,其中模拟了ADC性能随频率的变化情况并展示了如何在软件中连接各器件。第二部分详细说明了如何使用评估板和SPIController软件进行实际硬件设置。示例中为AD9467提供的时钟速率是245.76 MSPS。AD9523-1评估板采用交互式图形用户界面(GUI)来配置时钟输出。

使用ADIsimADC和ADIsimCLK进行协同仿真

首先,下载并安装VisualAnalog和AD9523-1评估软件。ADIsimADC随VisualAnalog一起提供。启动VisualAnalog时,将出现弹出窗口,要求用户选择画布,如图1所示。




图1. VisualAnalog的“New Canvas”(新建画布)窗口

AD9467的ADIsimADC模型位于ADC→Single(单通道)→AD9467菜单项中。图2显示了ADIsimADC的FFT均值画布。




图2. ADIsimADC画布, 所示为9.7 MHz时AD9467的单音FFT

设置ADIsimADC以预测ADC行为

在单音发生器(Tone Generator)模块上输入频率,然后点击制表(Tab)键。ADIsimADC会自动根据采样速率和采样大小,将该频率转换为相干频率。图3显示了采用默认设置时9.7 MHz单音输入的FFT。




图3. ADIsimADC中9.7 MHz时的单音FFT

设置ADIsimCLK以预测AD9523-1行为

接着，下载并安装ADIsimCLK软件。安装完成后，打开程序并选择文件(File)→新建(New)。将出现一个窗口，用来选择各器件，如图4所示。




图4. ADIsimCLK的器件选择

遵循与实际目标系统实施最为相似的设置方法。本例中使用一个外部30.72 MHz时钟来为第一个PLL提供了参考时钟。Crystek CVHD-950用作双环路PLL中第一个环路的VCO。内部VCO频率设定为2949.12 MHz，并且在内部进行3分频。OUT7上的4分频提供245.76 MHz时钟。该设置如图5所示。




图5. ADIsimCLK内的AD9523-1设置

ADIsimCLK还会生成关于时钟输出的报告，包括不同积分范围内的输出相位噪声和抖动。这些报告可从各个输出所对应的选项卡上查看。在该设置中，OUT7用来为AD9467评估板提供时钟。报告页如图6所示。图中高亮显示了主要规格宽带抖动。




图6. ADIsimCLK中的OUT7报告

仿真带有AD9523-1的AD9467

ADIsimADC可以预测使用AD9523-1提供时钟时AD9467的性能。ADIsimCLK报告中的宽带抖动规格可传递到ADIsimADC画布上。在FFT画布上，ADC Model (ADI模型)模块使用户能够更新总抖动规格，如图7所示。




图7. 更新ADIsimADC模型中的抖动




图8. ADIsimADC中97 MHz输入的单音FFT和更新后的抖动规格

总抖动可通过对各个抖动分量求取方和根而计算得出。这里，孔径抖动为60 fs，宽带抖动为215 fs。传递到ADIsimADC的rss抖动为223.2 fs，这会产生97 MHz的单音FFT，如图8所示。使用更新后的抖动，ADIsimADC可预测任何输入频率下的预期性能。

关于抖动的简短说明

ADC必须定期对模拟信号进行采样。这要求具有稳定的采样时钟，因为任何不理想的时钟源都将产生一定相位噪声。抖动是指采样时钟载波上两个指定频率偏移之间的时段上的相位噪声积分。对于ADC，一般认为宽带噪声是最重要的因素。ADIsimCLK可计算宽带抖动，即对1 kHz偏移以上的相位噪声进行积分。该宽带抖动会传递到ADIsimADC模型上，以供了解该抖动对ADC性能的影响。有关采样时钟抖动对影响ADC性能有何影响的更多详细信息，请参阅AN-756应用笔记“采样系统及时钟相位噪声和抖动的影响”。

实测性能

ADIsimADC的预测结果可使用AD9467评估板和AD9523-1评估板进行测试。AD9523-1配置为在OUT7上产生245.76 MHz LVPECL时钟。该输出耦合到AD9467评估板，该评估板已修改为可在J200和J201上接受差分时钟输入。该设置如图9所示。




图9. 带有AD9523-1评估板和AD9467评估板的硬件设置

该设置采用2 MHz至400 MHz的模拟输入频率来采集数据。由VisualAnalog采集单音FFT，并结合ADIsimADC的预测来编译数据并绘制成曲线图。图10显示了信噪比(SNR)与频率之间的关系曲线图。注意，仿真结果完美地匹配实际测量结果。




图10. SNR与模拟输入频率之间的关系曲线图 (ADIsimADC预测结果和实测数据比较)

图11显示了无杂散动态范围(SFDR)数据。这些数字并不完全一致，但模拟数据和实测数据之间的总体趋势在整个频率范围内都匹配得相当好。SFDR主要取决于PCB布局、元件、时钟幅度，这些就是差异由来。




图11. SFDR与模拟输入频率之间的关系曲线图 (ADIsimADC预测结果和实测数据比较)

要更好地测量失真，可比较二次谐波失真和三次谐波失真的模拟数据和实测数据，如图12和图13所示。如果输入评估板上ADC中的差分信号在幅度和相位上均衡，并且评估板的布局良好而不会明显影响差分信号平衡，那么模拟和实测的HD2性能将匹配得非常好。

另一方面，HD3性能与频率的关系可能比较难以预测。ADIsimADC模型是在表征过程中通过观察ADC性能和DNL数据而开发出的。算法使用插值和外推技术，以便预测特定频率时的动态范围，但不能准确预测所有点上的HD3性能。




图12. HD2与模拟输入频率之间的关系曲线图(ADIsimADC预测结果和实测数据比较)




图13. HD3与模拟输入频率之间的关系曲线图(ADIsimADC预测结果和实测数据比较)

实际的HD3性能很大程度上取决于各种现实因素，例如电源电压、元件选择、ADC输入缓冲器和时钟信号质量。

HD3预测并非总是完全正确，但在频率上的总体趋势表明了模拟数据和实测数据之间的良好一致。

在很多系统设计中，主要性能指标为SNR。SFDR和动态范围取决于很多其他因素。模拟结果和实测数据之间的SNR数字匹配得非常好，这让系统设计人员在选择ADC和时钟时可以充满自信。

结论

期望缩短设计周期的需求给系统设计人员在其设计中评估新产品带来了巨大压力。硬件评估几乎是必不可少的，但选择错误的硬件组合可能会造成金钱和时间浪费。软件评估可用于对ADC产品进行快速而简便的初始测评。ADIsimADC和ADIsimCLK为系统设计人员提供了一种简单而有效的方式，让他们可以合理地选择ADC和时钟IC。借助这些软件工具，系统设计人员可混搭使用不同的ADC和时钟IC，以此获得足够信心来选择各元件进行硬件评估。

致谢

非常感谢Jillian Walsh在实验室努力工作，为本论文收集了大量数据，并感谢Kyle Slightom在AD9523-1评估板和软件设置方面的帮助。

参考文献

AN-905应用笔记“VisualAnalog™转换器评估工具1.0版用户手册”

ADI公司高速转换器部，AN-878应用笔记“高速ADC SPI控制软件”。ADI公司，2007年。

Brad Brannon，AN-756应用笔记“采样系统以及时钟相位噪声和抖动的影 响”，ADI公司，2004年。

Brad Brannon和Tom MacLeod，AN-737应用笔记“如何利用ADIsimADC完成ADC建模”，ADI公司，2009年。

MT-003指南“了解SINAD、ENOB、SNR、THD、THD + N和SFDR，不在噪底中迷失”。

“测试高速ADC的模拟输入相位不平衡”，Rob Reeder，《Test & Measurement World》，2011年。

Kyle Slightom，“双环路时钟发生器可清除抖动并提供多个高频输出”，模拟对话，第48卷第1期，2014年。

Umesh Jayamohan [umesh.jayamohan@analog.com] 是ADI公司高速转换器部(北卡罗来纳州格林斯博罗)的一名应用工程师。Umesh于1998年获得印度喀拉拉大学电气工程学士学位，于2002年获得美国亚利桑那州立大学电气工程硕士学位，担任设计和应用工程师已逾7年。



Umesh Jayamohan

该作者的其他文章:

[了解放大器噪声对于ADC信号链总噪声的影响](#)

第47卷第1期

理解低压差稳压器(LDO), 实现系统优化设计

作者: Glenn Morita

低压差稳压器(LDO)看似简单, 但可提供重要功能, 例如将负载与不干净的电源隔离开来或者构建低噪声电源来为敏感电路供电。

本简短教程介绍了一些常用的LDO相关术语, 以及一些基本概念, 如压差、裕量电压、静态电流、接地电流、关断电流、效率、直流输入电压和负载调整率、输入电压和负载瞬态响应、电源抑制比(PSRR)、输出噪声和精度。同时, 为了方便理解, 文中采用了示例和插图。


设计过程中通常到后期才会进行LDO选型, 并且很少进行分析。本文所述的概念将使设计人员能够根据系统要求挑选最佳的LDO。

压差

压差(V_{DROPOUT})是指输入电压进一步下降而造成LDO不再能进行调节时的输入至输出电压差。在压差区域内, 调整元件作用类似于电阻, 阻值等于漏极至源极导通电阻($R_{\text{DS(ON)}}$)。压差用 $R_{\text{DS(ON)}}$ 和负载电流表示为:

$$V_{\text{DROPOUT}} = I_{\text{LOAD}} \times R_{\text{DS(ON)}}$$

$R_{\text{DS(ON)}}$ 包括调整元件电阻、片内互连电阻、引脚电阻和线焊电阻, 并可通过LDO的压差进行估算。例如, 采用WLCSP封装时, ADP151在200 mA负载下的最差情况压差为200 mV, 因此 $R_{\text{DS(ON)}}$ 约为 1.0Ω 。图1所示为LDO的原理示意图。在压差模式下, 可变电阻接近于零。LDO无法调节输出电压, 因此输入电压和负载调整率、精度、PSRR和噪声等其他参数都没有意义。



- NOTES
1. ERROR AMP CONTROLS VALUE OF VARIABLE RESISTOR TO REGULATE OUTPUT VOLTAGE.
 2. AT LOW HEADROOM VOLTAGE, THE VARIABLE RESISTOR IS NEARLY 0Ω .

图1. LDO的原理示意图

图2显示了3.0 V ADM7172 LDO的输出电压与输入电压之间的关系。2 A时的压差通常为172 mV, 因此 $R_{\text{DS(ON)}}$ 约为 $86 \text{ m}\Omega$ 。压差区域从约3.172 V的输入电压下降到2.3 V。低于2.3 V时, 该器件不能正常工作。负载电流越小, 压差也会按比例下降: 在1 A时, 压差为86 mV。低压差可最大程度地提高调节器的效率。




图2. 3.0 V ADM7172 LDO的压差区

裕量电压

裕量电压是指LDO满足其规格所需的输入至输出电压差。数据手册通常将裕量电压作为指定其他参数时所用的条件。裕量电压通常约为400 mV至500 mV, 但有些LDO需要高达1.5 V的裕量电压。裕量电压不应与压差混淆, 因为只有当LDO在压差模式下工作时这两者才相同。

静态电流和接地电流

静态电流(I_{Q})是指当外部负载电流为零时为LDO的内部电路供电所需的电流。它包括带隙基准电压源、误差放大器、输出分压器以及过流和过温检测等电路的工作电流。静态电流由拓扑结构、输入电压和温度确定。

$$I_{\text{Q}} = I_{\text{IN}} @ \text{no load}$$

当输入电压在2 V和5.5 V之间变化时, ADP160 LDO的静态电流几乎恒定不变, 如图3所示。




图3. ADP160 LDO的静态电流与输入电压之间的关系

接地电流(I_{GND})是指输入电流与输出电流之差,并且必然包括静态电流。低接地电流可最大程度地提高LDO效率。

$$I_{GND} = I_{IN} - I_{OUT}$$

图4显示了ADP160 LDO的接地电流变化与负载电流之间的关系。




图4. ADP160 LDO接地电流与负载电流之间的关系

对于高性能CMOS LDO,接地电流通常远小于负载电流的1%。接地电流随负载电流的增加而增加,因为PMOS调整元件的栅极驱动必须增加,以补偿因其 R_{ON} 引起的压降。在压差区域内,在驱动器级开始饱和时,接地电流也会增加。对于要求具有低功耗或小偏置电流的应用而言,CMOS LDO至关重要。

关断电流

关断电流是指输出禁用时LDO消耗的输入电流。参考电路和误差放大器在关断模式下都不上电。较高的漏电流会导致关断电流随温度升高而增加,如图5所示。




图5. ADP160 LDO关断电流与温度之间的关系

效率

LDO的效率由接地电流和输入/输出电压确定:

$$\text{Efficiency} = I_{OUT} / (I_{OUT} + I_{GND}) \times V_{OUT} / V_{IN} \times 100\%$$

若需获得较高的效率,必须最大程度地降低裕量电压和接地电流。此外,还必须最大程度地缩小输入和输出之间的电压差。输入至输出电压差是确定效率的内在因素,与负载条件无关。例如,采用5 V电源供电时,3.3 V LDO的效率从不会超过66%,但当输入

电压降至3.6 V时,其效率将增加到最高91.7%。LDO的功耗为 $(V_{IN} - V_{OUT}) \times I_{OUT}$ 。

直流负载调整率

负载调整率衡量LDO在负载条件变化时仍保持额定输出电压的能力。负载调整率定义如下(如图6所示):

$$\text{负载调整率} = \Delta V_{OUT} / \Delta I_{OUT}$$




图6. ADM7172 LDO输出电压和负载电流之间的关系

直流输入电压调整率

输入电压调整率是衡量LDO在输入电压变化时仍保持规定输出电压的能力。输入电压调整率定义为:

$$\text{输入电压调整率} = \Delta V_{OUT} / \Delta V_{IN}$$

图7显示了不同负载电流条件下ADM7172的输出电压与输入电压之间的关系图。输入电压调整率随着负载电流增加而变差,原因是LDO的总环路增益不断降低。此外,LDO的功耗也随输入至输出电压差增加而增加,这会导致结温升高而使带隙电压和内部失调电压降低。




图7. ADM7172 LDO输出电压和输入电压之间的关系

直流精度

整体精度会考虑输入电压和负载调整率、基准电压漂移和误差放大器电压漂移的影响。稳压电源上的输出电压变化主要是基准电压源和误差放大器的温度变化造成的。如果使用分立电阻来设置输出电压,这些电阻的容差可能是影响整体精度的最主要因

素。输入电压和负载调整率与误差放大器失调对整体精度的影响通常为1%至3%。

例如，可利用下列工作特性来计算3.3 V LDO在0°C至125°C温度范围内的总精度：电阻温度系数为±100 ppm/°C，采样电阻容差为±0.25%，因负载调整和输入电压调整而引起的输出电压变化分别为±10 mV和±5 mV，并且基准电压源的精度为1%。

温度导致的误差 = $125^{\circ}\text{C} \times \pm 100 \text{ ppm}/^{\circ}\text{C} = \pm 1.25\%$

采样电阻导致的误差 = $\pm 0.25\%$

负载调整率导致的误差 =

$100\% \times (\pm 0.01 \text{ V}/3.3 \text{ V}) = \pm 0.303\%$

输入电压调整率导致的误差 =

$100\% \times (\pm 0.005 \text{ V}/3.3 \text{ V}) = \pm 0.152\%$

基准电压源导致的误差 = $\pm 1\%$

最差情况误差假定所有误差都沿同一方向变化。

最差情况误差 =

$\pm(1.25\% + 0.25\% + 0.303\% + 0.152\% + 1\%) = \pm 2.955\%$

典型误差假定随机变化，因此采用此误差的平方根(rss)。

典型误差 =

$\pm\sqrt{(1.25^2 + 0.25^2 + 0.303^2 + 0.152^2 + 1^2)} = \pm 1.655\%$

LDO从不会超过最差情况误差，而rss误差是最有可能的误差。误差分布会以rss误差为中心并扩展到在尾部包括最差情况误差。

负载瞬态响应

负载瞬态响应是指负载电流阶跃变化时的输出电压变化。它与输出电容值、电容的等效串联电阻(ESR)、LDO控制环路的增益带宽以及负载电流变化的大小和速率有关。

负载瞬态的变化速率会对负载瞬态响应产生显著影响。如果负载瞬态非常缓慢，比如100 mA/μs，LDO的控制环路或许能够跟踪该变化。但是，如果负载瞬态较快，环路无法进行补偿，则可能会出现异常行为，例如因低相位裕量而导致过大的振铃。

图8显示了ADM7172以3.75 A/μs的变化速率对1 mA至1.5 A负载瞬态的响应曲线。1.5 μs的0.1%恢复时间和最小振铃表明其具有良好的相位裕量。




图8. ADM7172负载瞬态响应。400 ns内产生1 mA至1.5 A的负载阶跃(红线)。输出电压(蓝线)

线路瞬态响应

输入电压瞬态响应是指输入电压阶跃变化时的输出电压变化。它与LDO控制环路的增益带宽以及输入电压变化的大小和速率有关。

图9显示了ADM7150对2 V输入电压阶跃变化的响应。输出电压偏差也显示了环路带宽和PSRR的特性(参见下一部分)。对应于1.5 μs内的2 V变化，输出电压变化约为2 mV，表明约100 kHz时PSRR约为60 dB。

同样，跟在负载瞬态下一样，输入电压的变化速率也对输入瞬态响应有较大的影响。当输入电压缓慢变化(在LDO的带宽内只出现一个凹陷)时，可隐藏振铃或其他异常行为。




图9. ADM7150线路瞬态响应。1.5 μs内产生5 V至7 V的线路阶跃(红线)。输出电压(蓝线)

电源抑制

简单地说，PSRR衡量电路抑制电源输入端出现的外来信号(噪声和纹波)，使这些干扰信号不至于破坏电路输出的性能。PSRR定义为：

$$\text{PSRR} = 20 \times \log(\text{VE}_{\text{IN}}/\text{VE}_{\text{OUT}})$$

其中， VE_{IN} 和 VE_{OUT} 分别是输入端和输出端出现的外来信号。

对于ADC、DAC和放大器等电路，PSRR适用于为内部电路供电的输入端。对于LDO，输入电源引脚为内部电路供电的同时也为输出电压供电。PSRR具有与直流输入电压调整率相同的关系，但包括整个频谱。

100 kHz至1 MHz范围内的电源抑制非常重要，因为LDO经常跟高效的开关电源配合使用来为敏感的模拟电路供电。

LDO的控制环路往往是确定电源抑制性能的主要因素。同时大容量、低ESR的电容也对电源抑制性能非常有用，特别是在频率超过控制环路增益带宽的情况下。

PSRR与频率的关系

PSRR不是通过单一值来定义，因为它与频率相关。LDO由基准电压源、误差放大器，以及MOSFET或双极性晶体管等功率调整元件组成。误差放大器提供直流增益以便调节输出电压。误差放大

器的交流增益特性在很大程度上决定了PSRR。典型LDO在10 Hz时可具有高达80 dB的PSRR，但在数十kHz时则可降至仅20 dB。

图10显示了误差放大器的增益带宽和PSRR之间的关系。这是一个简化的示例，图中忽略了输出电容和调整元件的寄生效应。PSRR为开环增益的倒数，直到3 kHz时增益开始下降为止。然后，PSRR以20 dB/十倍频程的速率降低，直到3 MHz时达到0 dB。




图10. LDO增益与PSRR的简化关系图

图11显示了用来表征LDO PSRR的三个主要频域：基准电压PSRR区、开环增益区和输出电容区。基准电压PSRR区取决于参考放大器的PSRR和LDO的开环增益。理想情况下，参考放大器需与电源扰动完全隔离，但实际上，参考放大器只需抑制最高数十Hz的电源噪声，因为误差放大器反馈电路能确保在低频时具有高PSRR。




图11. 典型LDO PSRR与频率的关系

在大约10 Hz以上的第二区中，PSRR主要由LDO的开环增益决定。此区中的PSRR取决于误差放大器的增益带宽(最高为单位增益频率)。在低频时，误差放大器的交流增益等于直流增益。增益保持不变，直至达到3 dB截止频率。在高于3 dB截止频率下，误差放大器的交流增益随着频率增加而降低，速率通常为20 dB/十倍频程。

在误差放大器的单位增益频率以上，控制环路的反馈对PSRR没有影响，此时PSRR由输出电容和输入与输出电压之间的任何寄生效应确定。在这些频率下，PSRR主要受输出电容的ESR，ESL以及电路板布局布线的影响。为了降低任何高频谐振的影响，必须特别注意布局布线。

PSRR与负载电流的关系

负载电流影响误差放大器反馈环路的增益带宽，因此也会影响PSRR。在低负载电流下(通常小于50 mA)，调整元件的输出阻抗很高。由于控制环路的负反馈，LDO的输出近乎是理想的电流源。输出电容和调整元件形成的极点出现在相对较低的频率，因此，PSRR在低频条件下往往会提高。低电流时输出级的高直流增益往往也会提高误差放大器单位增益点以下各频率的PSRR。

在高负载电流下，LDO输出不能近似成一个理想电流源。调整元件的输出阻抗会下降，从而导致输出级的增益降低，DC至反馈环路单位增益频率之间的PSRR会有所下降。当负载电流增加时，PSRR会急剧下降，如图12所示。当负载电流从400 mA增加到800 mA时，ADM7150的PSRR在1 kHz时降低了20 dB。

输出级带宽随输出极点频率的升高而增加。在高频条件下，PSRR应会随带宽增加而提高，但实际上，由于总环路增益降低，高频PSRR可能不会提高。一般而言，轻载时的PSRR优于重载时。




图12. ADM7150电源抑制与频率的关系($V_{OUT} = 5\text{ V}$, $V_{IN} = 6.2\text{ V}$)

PSRR与LDO裕量的关系

PSRR也与输入到输出电压差(即裕量)有关。对于固定裕量电压，PSRR随着负载电流的增加而降低；这在高负载电流和小裕量电压时尤其明显。图13显示了5 V ADM7172在2 A负载下PSRR与裕量电压之间的关系差异。

随着负载电流增加，调整元件(ADM7172的PMOSFET)脱离饱和状态，进入线性工作区，其增益相应地降低。这导致LDO的总环路增益降低，因而PSRR下降。裕量电压越小，增益降幅越大。在某些小裕量电压下，控制环路根本没有增益，PSRR几乎会降至0。

导致环路增益降低的另一个因素是调整元件的非零电阻 $R_{DS_{ON}}$ 。负载电流在 $R_{DS_{ON}}$ 上引起的任何压降都会导致调整元件有效裕量降低。例如，如果调整元件是一个 $1\ \Omega$ 的器件，当负载电流为 $200\ \text{mA}$ 时，裕量将降低 $200\ \text{mV}$ 。当LDO在 $1\ \text{V}$ 或更低的裕量电压下工作时，估算PSRR时必须考虑此压降。

在压差模式下，PSRR是由 $R_{DS_{ON}}$ 和输出电容形成的极点决定的。在非常高的频率下，PSRR会受到输出电容ESR与 $R_{DS_{ON}}$ 的比值限制。




图13. ADM7172电源抑制与裕量的关系
($V_{OUT} = 5\ \text{V}$, $2\ \text{A}$ 负载电流)

比较LDO PSRR规格

比较LDO的PSRR规格时，应确保测量是在相同的测试条件下进行的。许多旧式LDO仅指定 $120\ \text{Hz}$ 或 $1\ \text{kHz}$ 时的PSRR，而未提及裕量电压或负载电流。至少，电气技术规格表中的PSRR应针对不同的频率列出。为使比较有意义，最好应使用不同负载和裕量电压下的PSRR典型工作性能曲线。

输出电容也会影响高频时的LDO PSRR。例如， $1\ \mu\text{F}$ 电容的阻抗是 $10\ \mu\text{F}$ 电容的10倍。在频率高于误差放大器的单位增益交越频率时，电源噪声的衰减与输出电容有关，此时电容值就特别重要。比较PSRR数据时，输出电容的类型和值必须相同，否则比较无效。

输出噪声电压

输出噪声电压是指在恒定输出电流和无纹波输入电压条件下，给定频率范围(通常为 $10\ \text{Hz}$ 或 $100\ \text{Hz}$ 至 $100\ \text{kHz}$)上的RMS输出噪声电压。LDO的主要输出噪声源是内部基准电压源和误差放大器。现代LDO采用数十nA的内部偏置电流工作，以便实现 $15\ \mu\text{A}$ 或更低的静态电流。这些低偏置电流要求使用高达 $\text{G}\Omega$ 级的偏置电阻。输出噪声的典型范围为 $5\ \mu\text{V rms}$ 至 $100\ \mu\text{V rms}$ 。图14显示了ADM7172输出噪声与负载电流之间的关系。

ADM7172等部分LDO可使用外部电阻分压器来设置初始设定点以上的输出电压，使初始设定为 $1.2\ \text{V}$ 的器件可提供 $3.6\ \text{V}$ 输出电压。对于这样的应用，可向该分压器添加降噪网络，以便使输出噪声恢复到接近初始固定电压的水平。




图14. ADM7172输出噪声与负载电流之间的关系

LDO输出噪声的另一种表示方式是噪声频谱密度。在宽频率范围内绘制给定频率下 $1\ \text{Hz}$ 带宽上的rms噪声曲线图，然后使用该信息来计算给定频率带宽下的rms噪声。图15显示了ADM7172在 $1\ \text{Hz}$ 到 $10\ \text{MHz}$ 范围内的噪声频谱密度。




图15. ADM7172噪声频谱密度与负载电流之间的关系

结论

LDO看似简单实则非常重要。若要正确运用这些LDO并获得最佳结果，必须综合考虑很多因素。对常用LDO术语有个基本了解后，设计工程师便可有效运用数据手册来确定对于设计而言最为重要的参数。

参考文献

线性稳压器

Ken Marasco, “[如何成功运用低压差稳压器](#)”。*模拟对话*, 第43卷第3期, 2009年。

Glenn Morita和Luca Vassalli, “[LDO运行窘境: 低裕量和最小负载](#)”。*模拟对话*, 第48卷第3期, 2014年。

Glenn Morita, “[可调节输出低压差稳压器的降噪网络](#)”。*模拟对话*, 第48卷第1期, 2014年。

Glenn Morita, “[低压差调节器——为什么选择旁路电容很重要](#)”。*模拟对话*, 第45卷第1期, 2011年。

Jerome Patoux, “[低压差稳压器](#)”。*模拟对话*, 第41卷第2期, 2007年。

Glenn Morita于1976年获得华盛顿州立大学电气工程学士(BSEE)学位。毕业后加入Texas Instruments公司, 期间参与研制旅行者号太空探测用红外分光仪。之后, Glenn一直从事仪器仪表、军用和航空航天以及医疗行业的装置设计工作。2007年, 他加入ADI公司, 成为华盛顿州贝尔维尤电源管理产品团队的一名应用工程师。他拥有25年以上的线性和开关模式电源设计经验, 所设计电源的功率范围从微瓦到千瓦不等。Glenn拥有两项利用体热能量给植入式心脏除颤器供电方面的专利, 以及另外一项延长外部心脏除颤器电池使用寿命的专利。闲暇时, 他喜欢收集矿石、雕琢宝石、摄影和逛国家公园。



Glen Morita

该作者的其他文章:

[应用工程师问答—41 LDO运行窘境: 低裕量和最小负载](#)
第48卷第3期

全球总部

One Technology Way
P.O. Box 9106, Norwood, MA
02062-9106 U.S.A.
Tel: (1 781) 329 4700
Fax: (1 781) 461 3113

大中华区总部

上海市浦东新区张江高科技园区
祖冲之路 2290 号展想广场 5 楼
邮编: 201203
电话: (86 21) 2320 8000
传真: (86 21) 2320 8222

深圳分公司

深圳市福田区
益田路与福华三路交汇处
深圳国际商会中心 4205-4210 室
邮编: 518048
电话: (86 755) 8202 3200
传真: (86 755) 8202 3222

北京分公司

北京市海淀区
上地东路 5-2 号
京蒙高科大厦 5 层
邮编: 100085
电话: (86 10) 5987 1000
传真: (86 10) 6298 3574

武汉分公司

湖北省武汉市东湖高新区
珞瑜路 889 号光谷国际广场
写字楼 B 座 2403-2405 室
邮编: 430073
电话: (86 27) 8715 9968
传真: (86 27) 8715 9931

亚洲技术支持中心

免费热线电话: 4006 100 006
电子邮箱:
china.support@analog.com
技术专栏:
www.analog.com/zh/CIC
样品申请:
www.analog.com/zh/sample
在线购买:
www.analog.com/zh/BOL
在线技术论坛:
ezchina.analog.com