よくある質問（FAQ）：ビーム形成アプリケーション向けのADCアレイ
著者：Don Tuite （アナログ／パワー・エディタ）
このFAQをダウンロードする
（pdf 254,453 バイト）
A/Dコンバータ（ADC）を多数並べて使用するのはどのようなアプリケーションでしょうか。
システム設計者はそれらのADCからのI/Oをどう処理できますか。
Q.A/Dコンバータ（ADC）を多数並べて使用するのはどのようなアプリケーションでしょうか。
A. フェーズド・アレイ・レーダ・システムと医療用画像処理の2つが、主要なアプリケーション分野です。これらのアプリケーションの多くが共通して、特にノイズ性能、消費電力、ピン数の点で、ADCとそれを駆動するアナログ・フロントエンド（AFE）に関する性能の向上を求めています。
Q. それらのアプリケーションはどのような点が似ていますか。
A. 中心となるのはビーム形成の概念です。ビームの向きを変えることができるという「フェーズド・アレイ」のアイデアを開発したのはレーダ設計者ですが、それを拡張したのは、医療X線装置、磁気共鳴装置、超音波装置を設計する技術者でした。現在、これらのシステムは、最も高度なアプリケーションに数えられます（図を参照）。
図.
TX board = TXボード
Transducer array = トランスデューサ・アレイ
RX analog board = RXアナログ・ボード
Digital board = デジタル・ボード
図に示すように、現在の大部分の超音波システムはデジタル・ビーム形成方式を採用しています。デジタル方式は多機能ですが、アナログ・ビーム形成方式のほうがコストを低く抑えられる可能性があります。デジタル・ビーム形成方式では、信号はトランスデューサ素子のできるだけ近くでサンプリングされ、遅延させられ、デジタル的に加算されます。アナログ・ビーム形成では、アナログ遅延線と加算を使用します。
Q. 超音波システムの信号処理部品はどんな働きをしますか。
A. 信号は、患者の体内へ深く伝播するにつれて減衰するため、映像化するフィールドをいくつかのプレーンに分割します。連続した各プレーンには、より高い超音波エネルギーが到達します。発信側では、遅延パターンとパルス列を制御するビーム形成回路が、所望の超音波の焦点を決定します。続いて、トランスデューサを駆動するアンプがビーム形成回路の出力を増幅します。
各受信チャンネルで最初に来る素子は、高い発信電圧パルスをブロックするT/Rスイッチです。その後低ノイズ・アンプ（LNA）と可変ゲイン・アンプ（VGA）によって、タイム・ゲイン・コントロール（TGC）を実行します。場合によっては、ビームのサイド・ローブを減らす、アポディゼーション機能（空間的な「ウィンドウイング」）もあります。超音波ユニットが血流を測定するためのドップラー信号処理も実装している場合は、別のチャンネルでデータを処理します。
トランスデューサ・ケーブルには、48～256のチャンネルが含まれ、各チャンネルは専用のマイクロ同軸ケーブルを備えています（512以上の入力チャンネルを備えた3D超音波もまもなく登場します）。大部分の超音波装置では、スキャンのタイプに合わせてプローブ・ヘッドには別々のトランスデューサ・アレイがあります。これらのアレイでは、各トランスデューサ素子は、太い束になった同軸ケーブル内の1本のケーブルを直接駆動します。ノイズ指数は、ケーブル損失と、さまざまなヘッドを選択するリレーの損失による影響を受けます。
Q. AFE設計にはどんな課題がありますか。
A. AFE設計で最も困難なポイントの1つは、信号減衰です。10MHzの超音波信号は、5cmで100dBだけ減衰します。約60dBの瞬間的なダイナミック・レンジを加算すれば、必要な合計ダイナミック・レンジは160dBです。
そのため、超音波装置では、きわめて多くのチャンネルを使用します。良好な画像を得るためには、タイム・ゲイン・コントロール、チャンネル加算、フィルタ処理を組み合わせる必要があります。また、トランスデューサや人体からボルツマン・ノイズが発生したり、ケーブルの静電容量によって信号が乱されたりします。
これまでに、何世代かの超音波用に最適化されたADCが生み出されてきました。第1世代では、ラダー減衰器と外部LNAを使用していました。第2世代では、LNAを集積化しましたが、ノイズを低減するために両電源を必要としました。第3世代のADCは、＋5V単電源（ダイナミック・レンジを最適化するための差動入力付き）を使用して、LNAを集積化し、消費電力はほぼ半減しました。また、T/Rスイッチを切り替えた時生じる過入力からの高速回復機能も盛り込まれています。
Q. データ変換設計にはどんな課題がありますか。
A. ADCの性能がおそらく最も重要となる機能は、ビーム形成です。各焦点から受信したパルスは、格納され、整列され、コヒーレントに加算されます。チャンネルのノイズは無相関であるため、これによって空間処理ゲインが得られます。
デジタル・ビーム形成（DBF）では、信号を、できるだけトランスデューサ素子の近くでサンプリングします。続いて、信号は遅延させられ、デジタル的に加算されます。DBFでは、高速で高分解能のADCが多数必要となります。ADCメーカーは、その消費電力をできるだけ低く抑えながら、広いダイナミック・レンジと有用性の高いサンプル・レートを提供しようと努めています。
Q. システム設計者はそれらのADCからのI/Oをどう処理できますか。
A. ADC出力のシリアル化が、明確な回答となります。あまり明確でないのは、標準のANSI-644低電圧差動信号（LVDS）が可能であるにもかかわらず、IEEE Std 1596.3が、さらに低い消費電力を標榜しているという事実です。1596.3は、スケーラブル・コヒーレント・インターフェース（SCI）規格を拡張したものであり、250mVまでの低電圧差動信号とSCIパケット用のエンコーディングを実現しています。デシリアライゼーションを担当するのは、信号処理を行うFPGAを搭載した、ボード上のSCIインターフェース・チップです。
注意：SCIは、立ち上がり、立ち下がりの両方のクロック・エッジでデータを送信します。そして、クロック・エッジの両側を使用して内部タイミング信号を生成するADCは、クロック・デューティサイクルに影響されやすい場合があります。最近の一部のADCは、デューティ・サイクル・スタビライザ（DCS）を内蔵しており、非サンプリング・エッジのタイミングを再生して、公称50％のデューティ・サイクルの内部クロック信号を供給しています。
これはElectric Design Magazineに掲載された記事を翻訳したものです。
iCouplerFAQ.html
