入力過電圧保護機能付きオペアンプをシステムに使用する主な利点

要約

今日数多くのアプリケーションが使用されている厳しい環境条件を考慮すると、IC には高電圧や高電流に対する耐性が求められます。これらの過酷な環境下でIC を使用する場合、システム設計者は高性能のIC を選ぶ必要があります。IC メーカーはすべてのIC について絶対最大定格を指定しています。信頼できる動作を維持し、公表されている仕様値を実現するには、これらの定格値に従う必要があります。では、センサーや現実の信号に接続する信号チェーンの前段で、オペアンプのいずれかの入力に誤って大信号や静電放電(ESD)が混入した場合はどうなるでしょうか? 標準アンプの電源設定を超える電圧が入力ピンに印加された場合、オペアンプが損傷したり破損したりするおそれがあります。

大部分のオペアンプの入力ピンには、PC ボード組み立て中にICを取り扱うことができるようにESD 保護ダイオードが組み込まれています(図1)。これらのダイオードには、容量とリークを最小限に抑えるために小型のものが使われており、数ミリアンペア以上の持続的な入力電流に対応できる設計ではありません。オペアンプの入力ピンが電源レールより±0.5V 程度上回るか下回るかすると、デバイスとの内部p-n 接合に電圧が印加され、入力から電源へ電流が流れます。この故障電流は、制限しないとデバイスが損傷するレベルまでたちまち増加します。経験豊富な基板設計者は、予期せぬ状況下でデバイスが恒久的な損傷を受けるのを回避するために保護回路を使用します。しかし、高性能IC の前段に外部保護回路を追加すると、誤差が発生して回路全体の性能が低下する結果となります。

図1. オペアンプの標準的な入力ピン保護

保護回路がないと、デバイスが損傷するおそれがあります。すでに述べたように、内蔵ESD ダイオードがあると、動作の前に入力が所定の範囲よりわずかに(通常は1×VBE)上下しても大丈夫です。VBEの低下はプロセスと温度に依存しており、部品ごとに異なります。CMOS AD8646 の内蔵ダイオードの温度依存性を図2 に示します。

図 2. 電流は、温度によって異なる過電圧レベルで流れ始めます。

では、システム設計者はどのようにして汎用アプリケーションのオペアンプを保護すればよいのでしょうか? ESD ダイオードがオンになったときにオペアンプに入る電流の量を制限するために一般的に推奨されるのは外部直列抵抗を追加することですが、この場合、後述するように熱ノイズやその他の悪影響が生じます。また、最大限のDC 性能とAC 性能を実現するために、電源インピーダンス・レベルのバランスを取ることも推奨します。さらに、入力電圧がいずれかの電源をVBE 以上に上回る可能性がある場合は、ショットキー・ダイオード、MOV、あるいはチャンネル・プロテクタによって回路を保護することを推奨します。外部直列抵抗とショットキー・ダイオードによる過電圧および過電流への標準的な保護方式を下の図3 に示します。

図 3. 汎用アプリケーション用の標準的な推奨保護方式

ショットキー・ダイオードは内蔵ダイオードよりも高速でオンになるため、内蔵ダイオードがしきい値に達することはありません。故障電流を外部に逃がすことでストレスを防ぎ、オペアンプを保護することができます。RSには、VINが最悪の値になった場合でも最大電流が5mAを超えない値を選択します。

以上に述べた推奨保護方式は汎用アプリケーションには適していますが、高精度のシグナル・コンディショニングには対応できません。外付けの部品を追加すると信号経路に誤差が発生し、全体的なシグナル・コンディショニング回路の性能が低下し、測定精度が落ちます。たとえば、外付けの制限直列抵抗を使用することによって生じる誤差enTOTALは、抵抗の熱ノイズ、この抵抗を流れるアンプのノイズ電流による電圧ノイズ、そしてこの抵抗を流れるアンプのバイアス電流による電圧低下を合計したものです。全体として、この抵抗を使用することによるオフセット誤差VOS(total)は、次のようになります。

 

Equation 1

 

オペアンプのピンの入力部にあるクランプ・ダイオードに関して検討すべき事項としては、以下のようなものがあります。

  • ダイオードの接合容量とRSによる信号経路の追加的な極
  • 10°C ごとに倍増するダイオードのリーク電流
  • 温度の関数として変化する順方向電圧降下
  • 測定を妨げるおそれがある全般的電流ノイズ(In)の問題

以上に述べた誤差を最小限に抑えるために考えられるひとつの方法は、JPAD20 などのリークが非常に小さいダイオードを使用することですが、このダイオードは非常に高価です。上に挙げた外付け部品による保護方法は、性能の低下を招くだけでなく、基板面積を大きくすることにもなり、余分なコストを招く結果となります。チャンネル数の多いアプリケーションの場合は、これは特に問題です。さらに、上述の保護方式はどんな場合でもアンプを保護できるわけではありません。たとえば、オペアンプのいずれかの入力ピンを、保護ブロックのすぐ後で誤って高い電源電圧に短絡してしまった場合はどうなるでしょう? また、電源シーケンスが不適切な場合もオペアンプを保護することはできません。検討すべきその他の事項として考えられるものを以下に挙げます。

  • アンプ入力と高電源電圧の誤短絡
  • アンプの電源レールよりも高い電圧を発生するトランスデューサ
  • 停電またはオペアンプの電源遮断
  • 不適切な電源シーケンス
  • 電源ピンに電源を入れる前に入力が加わる

よく使用される外付け保護方式に伴うもうひとつの厄介な問題は、保護回路が作動するまでは1つのダイオードの電圧降下により入力をレールより引き上げなければならないことです。その場合、余分な電流は電源に流れます。標準的な電源では、出力ピンに電流が逆流するのは好ましいことではなく、レギュレーションが失われてしまいます。これは、同じ電源を使用するその他の回路にも悪影響を与えるおそれがあります。

アナログ・デバイセズの過電圧保護機能付きアンプは、よく使用されている保護方式の欠点を解決し、上述のすべての状況においてアンプを保護します。外付け保護回路を使用しないようにするには、こうした問題に対応できる内蔵保護ソリューションを見つける必要があります。たとえば、ADA4096 は入力ピンに負のレール(つまりVEE)より62V 高い電圧が印加されても問題なく、過電圧状態になった場合は低い電源(多くの場合VEE)の方に電流を逃がします。

図 4. ADA4091-x(マイクロパワー単電源RRIO オペアンプ)の入力保護ネットワーク

アナログ・デバイセズの過電圧保護機能付きアンプには、そのほかにも多くの利点があります。ADA4091-x やADA4096-x などの過電圧保護機能付きアンプの利点を以下にいくつか挙げます。

  • 入力差動ペアの保護
  • 位相反転保護
  • レール範囲外保護
  • ESD 保護
  • システム電源保護

高性能アプリケーション用に設計された入力過電圧保護機能付きオペアンプの大きな利点は、デバイスのデータシートの記載に従い、オペアンプのすべての誤差の組み合わせに応じて過電圧保護回路を利用できることです。外付けの部品を追加する必要がないため、誤差も生じません。これは、高精度シグナル・コンディショニング・アプリケーションのためには申し分のない利点です。

表 1. 入力過電圧保護機能付きアンプ
製品名 動作電源電圧(VS 入力電圧(V) 特長 VOS(µv) ISY(µA)
OP191 2.7V ~ 12V VEE − 10 V ≤ VIN ≤ VCC+10 V RRIO 500 420
ADA4091-2, ADA4091-4 2.7V ~ 36V VEE − 12 V ≤ VIN ≤ VCC+12 V1 RRIO 350 250
ADA4096-2, ADA4096-4 3.0V ~ 36V VEE − 32 V ≤ VIN ≤ VCC+32 V2 RRIO 250 75
ADA4092-4 2.7V ~ 36V VEE − 12 V ≤ VIN ≤ VCC+12 V1 RRIO 1500 250
1VCC = 15 V, VEE = −15 V
2動作電源電圧に対して有効

信号品質が低下しないことや信号経路をクリーンに維持できることのほか、全体的な利点として以下が挙げられます。

  • 過電圧保護回路以外にもオペアンプの仕様はデータシートに記載
    • DC 仕様とAC 仕様
    • ドリフト仕様とノイズ仕様
  • 電源への逆流がない
  • 電源オンまたはオフ時の保護
  • 低コストのソリューション
  • スペースを取らないソリューション

今日の高性能アプリケーションでは、外付け保護デバイスを使用すると、予測や計算がつかない、あるいは較正できない誤差が生じます。こうした外部の誤差源はシグナル・コンディショニング回路の質を低下させます。保護機能を内蔵したオペアンプであれば、コストや基板面積の節約などの大きな利点があり、高精度の信号状態を維持しながら優れた保護を実現できます。製品の仕様と動作については、データシートに詳しく記載されています。

著者

Reza Moghimi

Reza Moghimi

Reza Moghimiは、アナログ・デバイセズ(カリフォルニア州サンノゼ事業所)の高精度シグナル・コンディショニング・グループのアプリケーション・エンジニア・マネージャです。 1984年にサンノゼ州立大学でBSEE、1990年にMBAを取得しました。