リアルタイム信号処理タスクは、大きなI/Oパワーと計算パワーを必要とします。SHARCプロセッサは、高速な演算ユニットを搭載し、1サイクル積和演算(MAC)を含むすべての命令を1サイクルで実行するだけでなく、最大のI/O帯域幅とメモリ・アクセス帯域幅を実現するように設計されています。コア速度、メモリ集積度、I/O帯域幅の優れたバランスによって、リアルタイム・アプリケーションに不可欠な持続性能を達成します。
ベンチマークの重要性は、特定のDSPの動作をアプリケーションの観点から実証できることにあります。ベンチマークの数値が小さいほど、アルゴリズムの実行は高速です。DSPがタスクを高速に実行できれば、プロセッサは与えられた時間でより多くのタスクを実行できます。DSPのサイクル時間やクロック速度、MIPSを見るだけでは、プロセッサの真の性能を正しく把握することはできません。したがって、クロック速度とサイクル時間だけでなく、アルゴリズムのベンチマークを解析することも重要です。
| ADSP-21160N ADSP-21161N SIMD |
ADSP-21261 SIMD |
ADSP-21262 ADSP-21266 SIMD |
ADSP-21371 ADSP-21375 SIMD |
ADSP-21364 ADSP-21365 SIMD |
ADSP-21368 ADSP-21369 SIMD |
ADSP-2146x SIMD |
|
|---|---|---|---|---|---|---|---|
| クロック・サイクル | 100 MHz | 150 MHz | 200 MHz | 266 MHz | 333 MHz | 400 MHz | 450 MHz |
| 命令サイクル時間 | 10 ns | 6.67 ns | 5 ns | 3.75 ns | 3 ns | 2.5 ns | 2.22 ns |
| MFLOPS(連続) | 400 MFLOPS | 600 MFLOPS | 800 MFLOPS | 1064 MFLOPS | 1332 MFLOPS | 1600 MFLOPS | 1800 MFLOPS |
| MFLOPS(ピーク) | 600 MFLOPS | 900 MFLOPS | 1200 MFLOPS | 1596 MFLOPS | 1998 MFLOPS | 2400 MFLOPS | 2700 MFLOPS |
| 1024ポイント複素FFT (基数4、ビット反転) |
92 µs | 61.3 µs | 46 µs | 34.5 µs | 28 µs | 23 us | 20.44 µs |
| FIRフィルタ(タップ当たり) | 5 ns | 3.3 ns | 2.5 ns | 1.88 ns | 1.5 ns | 1.25 ns | 1.11 ns |
| IIRフィルタ(バイクワッド当たり) | 20 ns | 13.3 ns | 10 ns | 7.5 ns | 6 ns | 5 ns | 4.43 ns |
| マトリックス乗算(パイプライン) [3x3] * [3x1] [4x4] * [4x1] |
45 ns 80 ns |
30 ns 53.3 ns |
22.5 ns 40 ns |
16.91 ns 30.07 ns |
13.5 ns 24 ns |
11.25 ns 20 ns |
10.00 ns 17.78 ns |
| 除算(y/x) | 30 ns | 20 ns | 15 ns | 11.27 ns | 9 ns | 7.5 ns | 6.67 ns |
| 逆平方根 | 45 ns | 30 ns | 22.5 ns | 16.91 ns | 13.5 ns | 11.25 ns | 10.00 ns |
© 1995 - Analog Devices, Inc. All Rights Reserved