未発表論文から

DC/DCステップダウン(降圧)レギュレータを活用する方法

   Ken Marasco著 (コメントは英語でお願いいたします

この「DC/DCステップダウン(降圧)レギュレータを活用する方法」をダウンロードする(pdf, 1103KB)

スマートフォン、タブレット、デジタル・カメラ、ナビゲーション・システム、医療機器、その他の低消費電力が求められるような電池駆動の機器などは、異なる半導体プロセスで製造された複数の集積回路を内蔵しているのが普通です。これらのデバイスは一般にいくつかの独立した電源電圧を必要としますが、それぞれの電源電圧は、バッテリや外付けのAC/DC電源によって供給される電圧とは異なっていることが多いものです。
図1は、リチウムイオン・バッテリで動作する代表的な低消費電力システムを示します。バッテリの出力可能な電圧範囲は3 ~4.2Vですが、ICの方は0.8V、1.8V、2.5V、2.8Vを必要とします。バッテリ電圧をもっと低いDC電圧に下げるための簡単な方法は、低ドロップアウト・レギュレータ1(LDO)を使用することです。残念なことに、負荷に供給されない電力は熱として失われるため、VIN とVOUTの電位差が大きい場合は、LDOでは効率がよくありません。この代わりに広く使われるのがスイッ チング・コンバータで、エネルギーをインダクタの磁場に保存し、電圧を変換した上で負荷に対し通電します。損失が減少するため、高効率が求められる場合に適しています。ここで取り上げ る降圧(ステップダウン)コンバータは、低い電圧に変換して供給します。今後取り上げる予定の昇圧(ステップアップ)コンバータは、高い電圧に変換して出力します。スイッチとして内部FETを搭載したスイッチング・コンバータはスイッチング・レギュレータ2と呼ばれ、外付けFETを必要とするデバイスはスイッチング・レギュレータ・コントローラ3と呼ばれます。ほとんどの低消費電力システムは、コストと性能上の目標を達成するために、LDOとスイッチング・コンバータの両方を使用します。

図1.代表的な低消費電力携帯システム

図1.代表的な低消費電力携帯システム

図2に示すように、降圧スイッチング・レギュレータは、2個のスイッチ、2個のコンデンサ、1個のインダクタから構成されます。入力とグラウンドの貫通電流、いわゆる「シュートスルー」を避けるため、非重複スイッチ・ドライブを使用して、一度にオンにできるスイッチを1つだけにします。フェーズ1では、スイッチBは開き、スイッチAは閉じています。インダクタはVIN に接続されるため、電流はVIN から負荷に流れます。インダクタに掛かる正電圧(出力に対して入力側)によって、電流は増加します。フェーズ2では、スイッチAは開き、スイッチBは閉じています。インダクタはグラウンドに接続されるため、電流はグラウンドから負荷に流れます。インダクタに掛かる負電圧(出力に対して入力側)によって、電流は減少します。そして、インダクタに保存されたエネルギーが負荷に放電されます。なお、スイッチング・レギュレータの動作は、連続または不連続 とすることができます。電流連続モード(CCM)で動作するとき、低負荷時にはインダクタ電流がゼロ以下になり負の電流が流れます(逆流します)。電流不連続モード(DCM)で動作すると き、インダクタ電流はゼロ以下に降下することはありません。低消費電力降圧コンバータはDCMで動作することでそのロスを減らす効果があります。図2にΔILで示す電流リップルは、一般 に公称負荷電流の20 ~ 50%になるように設計されます。

図2.降圧コンバータのトポロジと動作波形

図2.降圧コンバータのトポロジと動作波形

ページの先頭へ

図3では、同期降圧レギュレータを形成するために、スイッチA とスイッチBには、それぞれPFETスイッチとNFETスイッ チが実装されました。「同期」という言葉は、FETが下位スイッ チとして使用されることを示します。下位スイッチの代わりに ショットキー・ダイオードを使用する降圧レギュレータは、非同 期として定義されます。低消費電力の取り扱いについては、FET はショットキー・ダイオードよりも一般的にロスが少ないため、 同期降圧レギュレータの方が効率がよくなります。しかし、イン ダクタ電流がゼロになったときに下側FETが解放されず、新た な制御回路によってICの複雑さとコストが増大する場合は、軽 負荷における同期コンバータの効率が損なわれます。

図3.発振器、PWM制御ループ、スイッチングFETを集積した
降圧レギュレータ

図3.発振器、PWM制御ループ、スイッチングFETを集積した 降圧レギュレータ

ページの先頭へ

今日の低消費電力同期降圧レギュレータは、主な動作モードとし てパルス幅変調方式(PWM)を使用します。PWMでは、周波 数を一定に保持し、パルス幅(tON)を変動させて出力電圧を調 整します。供給される平均電力は、デューティサイクル(D)に 比例するため、負荷に電力を効率的に供給できます。

FETスイッチはパルス幅コントローラによって制御されます。 パルス幅コントローラは、負荷変動に応じて出力電圧を調整する ために、制御ループにおいて電圧または電流帰還を使用します。 低消費電力降圧コンバータは、一般に1 ~ 6MHzで動作します。 高いスイッチング周波数では小さなインダクタを使用できます。 しかし、スイッチング周波数が倍増するたびに、スイッチング・ ロスの影響などにより効率はおよそ2%低下します。
PWM動作の場合、軽負荷においてシステム効率が必ずしも改 善されるわけではありません。たとえば、グラフィックス・カー ド向けの電源回路で考えてみます。ビデオ・コンテンツは変化す るため、グラフィックス・プロセッサを駆動する降圧コンバータ の負荷電流も変化します。連続PWM動作では広範囲の負荷電流 を処理できますが、軽負荷においては、負荷に供給される総電力 の大部分がレギュレータによって消費されるため、効率は急激に 低下します。バッテリー駆動のアプリケーションの場合、降圧レ ギュレータは、パルス周波数変調(PFM)、パルス・スキッピ ング、またはその両方の組合わせなど、追加の節電技術を採用 します。
アナログ・デバイセズは、効率的な軽負荷動作をパワーセーブ・ モード(PSM)と定義します。パワーセーブ・モードに入ると、 PWMレギュレーション・レベルでオフセットが誘発され、出 力電圧はPWMレギュレーション・レベルを約1.5%上回るま で上昇します。その時点でPWM動作はターンオフされ、両方の パワー・スイッチがオフにされ、アイドル・モードに入ります。 COUTは、VOUTがPWMレギュレーションの電圧レベルに下が るまで、放電を続けます。その後、デバイスはインダクタを駆動 するため、VOUTは再び上限閾値まで上昇します。このプロセス は、負荷電流がパワーセーブ電流閾値を下回っている限り、繰り 返されます。

ページの先頭へ

ADP2138は、800mA、3MHz の、コンパクトなステップダ ウンDC/DCコンバータです。図4は、代表的なアプリケーショ ン回路を示します。図5は、強制PWM動作と自動PWM/PSM 動作での効率の改善を示します。PSM干渉については、可変周 波数であるためにフィルタ処理が困難な場合があります。した がって、多くの降圧レギュレータはMODEピン(図4)を内蔵 することで、ユーザが強制連続PWM動作を選択したり、自動 PWM/PSM動作を可能にしたりできます。MODEピンは、い ずれかの動作モード用に配線接続したり、節電に必要な場合に動 的に切り替えたりすることができます。

図4.ADP2138/ADP2139の代表的なアプリケーション回路

図4.ADP2138/ADP2139の代表的なアプリケーション回路

図5.ADP2138の効率:(a)強制PWMモード 図5.ADP2138の効率:b) PWM/PSM自動
切り替わりモード

図5.ADP2138の効率:(a)強制PWMモード、(b) PWM/PSM自動 切り替わりモード

ページの先頭へ

降圧スイッチング・レギュレータによる効率の改善

効率の改善によって、バッテリを交換または再充電するまでの 動作時間を長くできるため、新しい携帯機器の設計には非常に 望ましいことです。たとえば、図6に示すように、充電式リチ ウムイオン・バッテリは、ADP125 LDOを使用して、0.8V で500mAの負荷を駆動できます。LDOの効率(VOUT/VIN × 100%、つまり0.8/4.2)は、わずか19%です。LDOは使われ ないエネルギーを保存できないため、電力の81%(1.7W)は負 荷に供給されずLDO内部の熱として放散されます。そのため、ハンドヘルド機器は短時間で熱くなることがあります。4.2Vの 入力と0.8Vの出力で82%の動作効率を実現するADP2138ス イッチング・レギュレータを使用すれば、4倍以上の効率を実現 して、携帯機器の温度上昇を減らすことができます。このように システム効率が大幅に改善されるため、携帯機器には多数のス イッチング・レギュレータが組み込まれるようになりました。

図6.500mA負荷を駆動できるADP125低ドロップアウト・
レギュレータ

図6.500mA負荷を駆動できるADP125低ドロップアウト・ レギュレータ

ページの先頭へ

降圧コンバータの主な仕様と定義

入力電圧範囲:降圧コンバータの入力電圧範囲は、使用可能な 最低の入力電源電圧を決定します。仕様に記載された入力電圧範 囲の幅が広くても、効率的な動作のためにはVINがVOUTを上回 る必要があります。たとえば、安定化された3.3Vの出力電圧は、 3.8Vを上回る入力電圧を必要とします。

グラウンドまたは無信号時消費電流:IQは、負荷に供給されな いDCバイアス電流です。低いIQを持つデバイスは、高い効率を 提供します。しかしIQは、スイッチ・オフ、ゼロ負荷、PFM動作、 PWM動作など、多くの条件に対して仕様規定できるため、アプ リケーションに最適な降圧レギュレータを決定するには、特定の 動作電圧と負荷電流における実際の動作効率データを調べること がベストです。

シャットダウン電流:イネーブル・ピンがオフに設定されたとき に消費される入力電流。この電流は、低消費電力型の降圧レギュ レータでは一般に1μAを十分に下回ります。このことは、スリー プ・モードの際に長い時間スタンバイ状態となる携帯機器のバッ テリにとって重要です。

出力電圧精度:アナログ・デバイセズの降圧コンバータは、高 い出力電圧精度を実現するように設計されています。固定出力デ バイスは、25℃で±2%未満の精度に出荷時にトリミングされま す。出力電圧精度は、動作温度、入力電圧、負荷電流の範囲に対 して指定され、最悪時の不正確さは±x%として指定されます。

ライン・レギュレーション:ライン・レギュレーションは、一定 負荷において入力電圧の変化に起因する出力電圧の変化です。

負荷レギュレーション:負荷レギュレーションは、出力電流の変 化に対する出力電圧の変化です。大部分の降圧レギュレータは、 ゆっくり変化する負荷電流に対して出力電圧を基本的に一定に保 つことができます。

負荷トランジェント:負荷電流がローレベルからハイレベルに短 時間で変化してPFMからPWMまたはPWMからPFMの動作 にモード切り替えが行われたとき、トランジェント誤差が発生す ることがあります。負荷トランジェントは必ずしも仕様規定され ていません。しかし、大部分のデータシートには、異なる動作条 件での負荷過渡応答の図が記載されます。

電流制限:ADP2138などの降圧レギュレータは、PFETスイッチや同期整流器を流れる正電流の量を制限するための保護回路を 内蔵しています。正電流制御は、入力から出力へと流れることのできる電流量を制限します。負電流制限は、インダクタ電流が方向を翻して負荷から流れ出ることを防止します。

ソフト・スタート:スタートアップ時に出力電圧の増加を一定に 制御することによって突入電流を防止するソフト・スタート機能 を内蔵していることが重要です。バッテリや高インピーダンス電 源をコンバータの入力に接続しているときは、この機能によって入力の電圧降下を防止できます。デバイスがイネーブルにされた 後、内部回路はパワーアップ・サイクルを開始します。

スタートアップ時間:スタートアップ時間は、イネーブル信号の 立上がりエッジから、VOUTがその公称値の90%に到達するま での時間です。一般にこのテストは、VIN を印加し、イネーブル・ ピンをオフからオンにトグルした状態で実行されます。VIN がオ フからオンにトグルされたとき、イネーブルがVIN に接続された 場合、制御ループが安定するのに時間がかかるため、スタートアッ プ時間が大幅に増加することがあります。降圧レギュレータのス タートアップ時間は、携帯システムで節電のためにレギュレータ が頻繁にターン・オン/オフされるアプリケーションの場合に重 要です。

サーマル・シャットダウン(TSD):ジャンクション温度が規定 の範囲を超えて上昇した場合、サーマル・シャットダウン回路が レギュレータをターンオフします。大電流動作、回路基板の冷却 不足、または高い周囲温度の結果として、極端なジャンクション 温度になることがあります。オンチップ温度がプリセットされた 制限値よりも下がるまで通常動作への復帰を防ぐために、保護回 路にはヒステリシスを持たせます。

100%のデューティ・サイクル動作:VINの低下またはILOAD の増加によって降圧レギュレータが限度に達すると、PFETス イッチが時間の100%オンとなり、VOUTが所望の出力電圧より も低下します。この限度では、ADP2138は、PFETスイッチが 時間の100%オンにとどまるモードにスムーズに移行します。入 力条件が変化すると、デバイスはただちにPWMレギュレーショ ンを再開し、VOUTのオーバーシュートを防ぎます。

放電スイッチ:一部のシステムでは、負荷がきわめて軽い場合 に、システムがスリープ・モードに入った後、降圧レギュレータ の出力がしばらくの間ハイレベルにとどまることがあります。こ こで、出力電圧が放電される前にシステムがパワーオン・シーケ ンスを開始した場合、システムがラッチアップしたり、デバイ スが損傷を受けることがあります。ADP2139降圧レギュレータ は、イネーブル・ピンがローレベルになったり、デバイスが低電 圧ロックアウトまたはサーマル・シャットダウン状態に入ったり したときに出力を放電するため、内蔵スイッチド抵抗(一般に 100Ω)を使用します。

低電圧ロックアウト:低電圧ロックアウト(UVLO)は、シス テム入力電圧が仕様規定された閾値を超えた時にのみ電圧が負荷 に供給されるようにします。UVLOが重要である理由は、入力 電圧が安定した動作に必要な値以上である時にのみデバイスをパ ワーオンできるからです。

ページの先頭へ

結論

低消費電力降圧レギュレータは、スイッチングDC/DCコンバー タ設計の困難を解消します。アナログ・デバイセズが提供する高 集積の降圧レギュレータ・ファミリーは、堅牢で使いやすく、最 小の外付け部品で高い動作効率を達成できます。システム設計者 は、データシートの「アプリケーション」の項にある設計計算式 や、ADIsimPower™4設計ツールを活用することができます。 アナログ・デバイセズの降圧レギュレータ用のセレクション・ ガイド、データシート、アプリケーション・ノートについては、 パワーマネジメントのページをご覧ください。追加情報については、アナログ・デバイ セズのアプリケーション・エンジニアまでご連絡ください。



 

ご質問、コメントなどございましたら、Analog Diablog™へ英語にてお寄せ下さい。




ページの先頭へ
       Analog Dialogue ホームへ

沪ICP备09046653号
感想、意見を送る X
content here.
content here.

感想、意見を送る

閉じる