ADIsimCLK

adisimclk-image

ADIsimCLKはアナログ・デバイセズの超低ジッタのクロック分配器とクロック生成用製品向けに開発された設計ツールです。ADIsimCLKを使用すれば、ワイヤレス・インフラストラクチャ、計測器、ネットワーキング、ブロードバンド、ATE(自動試験装置)あるいはクロック性能が予測可能であることが求められるあらゆる分野のアプリケーションで、設計を迅速に開発、評価、最適化できます。

ADIsimCLKのバージョン1.7は、以前のバージョンに低ジッタクロック分配器AD9528を追加したものです。

ADIsimCLKは、アナログ・デバイセズのクロック製品の位相ノイズやジッタを予測できる、きわめて優れたツールです。主な特長を以下に示します。
  • ジッタ性能 − ブロードバンドとSONETの仕様
  • 位相ノイズ性能
  • 位相ノイズの影響 − ACI/ACR、EVM、位相ジッタなど
  • ADC性能に対するジッタの影響 − SNR、ENOB
  • 正確なタイミング解析(ロジック・アナライザ表示) 

 

ADIsimCLKは、PLL周波数シンセサイザ+外付けVCO、さらに内蔵PLL/VCOをモデルとしています。以下の解析を行います:

  • 位相ノイズ解析。これには、リファレンス、VCO、ループ・フィルタ、位相検出器の寄与分が含まれます。
  • 非線形過渡解析 − ロック時間を正確に算出します。

    ADIsimCLK Version 1.7 (2017年8月にリリース) zipファイルをローカルに保存した後、それを展開し、「SETUP.EXE」をクリックすると実行することができます。
    注意:以前のバージョンをお持ちの場合は、最新バージョンをインストールする前にアンインストールしてください。

    ADIsimCLKをダウンロード

    ADIsimCLKはきわめてユーザ・フレンドリで使いやすくなっています。ADIsimCLKウィザードを使えば、シミュレートしたクロック分配設計の詳細な性能データを数分のうちに得ることができます。スプレッドシートのように簡単かつ双方向の対話が可能な環境の中でクロック回路を最適化できます。設計して、構築して、さらにパラメータの測定に何日もかかる従来の方法とは異なり、ADIsimCLKでは、回路設計を変更した後、直ちに性能の変化を確認できます。

    以上のように、ADIsimCLKにより高レベルな作業が可能となるため、ループ帯域幅、分周比、位相オフセット、出力周波数などのパラメータを直接変更でき、変更による性能への影響を即座に確認できます(はんだごてで指をやけどする心配もありません)。従来の設計手法では、新しいデバイスを評価する際に、プロトタイプの構築、測定、および手作業による最適化が必要でした、このことがパラメータの変更の大きな障害となり、旧式のクロック分配チップを使い続ける主な理由となっています。