CN0109: 高性能ADC用の低ジッタ・サンプリング・クロックを発生させる回路

Engineered. Tested. Ready to Integrate.詳細をみる

回路機能とその利点

この回路は、1Hz以下のチューニング分解能を持ったダイレクト・デジタル・シンセサイザ(DDS)を使った、高性能ADC用の低ジッタ・サンプリング・クロック源の回路です。AD9515クロック分配ICはADCにPECLロジック・レベルを提供します。しかしながら、AD9515の内部デバイダ機能のため、AD9515のフロントエンドのDDSをより高い周波数で動作させ、効率よく入力スルーレートを増加させることができます。AD9515の入力二乗回路により高いスルーレートを入力することは、クロック経路に広帯域ジッタを削減する手助けとなります。

ADCのサンプリング・クロック上のジッタは、全体にわたる信号toノイズ比(SNR)の劣化を招きます。この関係は式(1)で与えられます。

Formula 1

ここで、fはフルスケールのアナログ入力周波数でtjはクロックのrmsジッタです。式1の「SNR」は、クロック・ジッタによるSNRだけで、ADCの分解能には依存しません。

以下のデータが、クロッキング・アプリケーションにおけるDDSからの低ジッタ達成をサポートしています。式1の更なる詳細とADCのサンプリング・クロック上のジッタの評価の使い方については「アプリケーション・ノートAN-501」に記載されています。

図1:DDSベースのADC用サンプリング・クロックの生成回路(この回路図は一部簡略化されている部分があります)

回路説明

図1での回路構成は、DDSの後ろに再構成フィルタとAD9515クロック分配ICを配置し、A/Dコンバータ(ADC)のためのサンプリング・クロックを提供する、DDSベースのクロック生成の構成を示しています。DDSのサンプリング・クロックは、ローデンシュワルツ(Rohde and Schwarz)社のSMA信号発生器から供給されています。ジッタの計測は、DDSと、高性能AD6645、14ビット、80MSPS/105MSPSのADC用のサンプリング・クロックとしての、AD9515から供給されるクロックを使うことで行われました。ADCへのアナログ入力信号は、ウェンツエル(Wenzel)社(www.wenzel.com)の低ジッタ・クリスタル発振器から供給された170.3MHzのサイン波をフィルタしています。データは2つの異なるDDSを使って収得されています:1つはAD9958(500MSPS)でもう1つはAD9858(1GSPS)です。

ADCの微分非直線性誤差と熱ノイズの寄与を評価し、それからDDSベースのクロックを印加し、DDSベースのクロックが供給されたことに起因する追加ジッタを含むADCのSNRを測定します。測定セットアップとジッタ計算の詳細については、「アプリケーション・ノートAN-823」を参照してください。また、「アプリケーション・ノートAN-837」は、最適なストップ・バンド性能を持ったDAC再構成フィルタの設計に関する資料です。

1は、AD9958でのテスト結果のデータを示しています。このデータでは、DDSの出力周波数が増加し、DDSの出力フィルタのパス・バンドが減少するに従って、周波数またはスルーレートとして、より優れたジッタ性能が実現されることが裏付けられています。表2は、5%のバンドパス・フィルタ、225MHzのローパス・フィルタ、DDS出力パワーのいくつかのレベルでAD9858が使われた結果が示されています。期待通り、パワーを増加させて帯域幅を軽減すると、低いジッタが達成されています。5%のバンドパス・フィルタを使った場合、DACからのスプリアスの大部分が減衰します。このケースでのジッタは、DAC出力とリミッタ入力との間のノイズ結合に、より大きく依存することになります。これは、ジッタの減衰とスルーレートの増加の間での強力な相関によって防止されます。rmsジッタの値は、AD9858回路を使えば、1ps以下の値は確実に達成できることに注目してください。

Product DDS Sample Rate (MHz) DDS Output Frequency (MHz) DDS Output Power (dBm) DDS Reconstruction Filter (MHz) AD9515 Divider Output Setting AD9515 Output Frequency (MHz) Jitter (rms) (ps)
AD9958/AD9515 500 38.88 −3.6 200 LPF 1 38.88 4.1
AD9958/AD9515 500 38.88 −3.6 200 LPF 2 19.44 4.1
AD9958/AD9515 500 38.88 −4.7 47 LPF 1 38.88 2.4
AD9958/AD9515 500 38.88 −4.7 47 LPF 2 19.44 2.4
AD9958/AD9515 500 38.88 −3.3 5% BPF 1 38.88 1.5
AD9958/AD9515 500 38.88 −3.3 5% BPF 2 19.44 1.5
AD9958/AD9515 500 77.76 −3.8 200 LPF 1 77.76 2.5
AD9958/AD9515 500 77.76 −3.8 200 LPF 2, 4 38.88, 19.44 2.5
AD9958/AD9515 500 77.76 −4.9 85 LPF 1 77.76 1.5
AD9958/AD9515 500 77.76 −4.9 85 LPF 2, 4 38.88, 19.44 1.5
AD9958/AD9515 500 77.76 −3.8 5% BPF 1 77.76 1.1
AD9958/AD9515 500 77.76 −3.8 5% BPF 2, 4 38.88, 19.44 1.1
AD9958/AD9515 500 155.52 −5.5 200 LPF 2 77.76 1.5
AD9958/AD9515 500 155.52 −5.5 200 LPF 4, 8 38.88, 19.44 1.5
AD9958/AD9515 500 155.52 −5.6 5% BPF 2 77.76 0.68
AD9958/AD9515 500 155.52 −5.6 5% BPF 4, 8 38.88, 19.44 0.68

表1、AD9958とAD9515を使った場合、各Fout、各周波数、各フィルタ帯域幅でのジッタ応答


Product DDS Sample Rate (MHz) DDS Output Frequency (MHz) DDS Output Power (dBm) DDS Reconstruction Filter (MHz) AD9515 Divider Output Setting AD9515 Output Frequency (MHz) Jitter (rms) (ps)
AD9858/AD9515 1000 155.52 +7.7 225 LPF 2 77.76 0.56
AD9858/AD9515 1000 155.52 +7.7 225 LPF 4,8 38.88, 19.44 0.56
AD9858/AD9515 1000 155.52 +7.7 5% BPF 2 77.76 0.33
AD9858/AD9515 1000 155.52 +7.7 5% BPF 4, 8 38.88, 19.44 0.33
AD9858/AD9515 1000 155.52 +2.6 225 LPF 2 77.76 0.63
AD9858/AD9515 1000 155.52 +2.6 225 LPF 4, 8 38.88, 19.44 0.63
AD9858/AD9515 1000 155.52 +1.1 5% BPF 2 77.76 0.42
AD9858/AD9515 1000 155.52 +1.1 5% BPF 4, 8 38.88, 19.44 0.42
AD9858/AD9515 1000 155.52 −3.2 225 LPF 2 77.76 0.73
AD9858/AD9515 1000 155.52 −3.2 225 LPF 4, 8 38.88, 19.44 0.73
AD9858/AD9515 1000 155.52 −4.6 5% BPF 2 77.76 0.64
AD9858/AD9515 1000 155.52 −4.6 5% BPF 4, 8 38.88, 19.44 0.64

表2、AD9858とAD9515を使った場合、各Fout、各周波数、各フィルタ帯域幅でのジッタ応答

これらの回路は、適正な性能を達成するために、正しいグランディング、レイアウト、デカップリング技術を施した、大きなグランドプレーンを備えた、多層PCボード上での構築をする必要があります。(チュートリアルMT-031データコンバータのグランディングとAGND/DGNDの不可解さの解決、とチュ-トリアルMT-101デカップリング技術を参照してください。)AD9958、AD9515およびAD6645についてのより詳細については、評価用ボードのドキュメントも参考にしてください。

バリエーション回路

アナログ・デバイセズは、各種のDDS、クロック分配IC、DDSベースのクロック生成回路を作成するためのクロック・バッファを提供しています。更なる情報に関しては、 。 www.analog.com/jp/ddswww.analog.com/jp/clock を参考にしてください



ご意見、ご提案などございましたら、アナログ・デバイセズ広報・宣伝部にメールにてお知らせください。

この回路に使用されている製品&サンプル:

製品 概要 サンプルが入手可能な製品
AD6645 14ビット、A/Dコンバータ、80/105MSPS

To obtain samples of this part, please contact ADI

AD9512 クロック分配IC、1.2GHz、2つの1.6GHz入力、分周器内蔵、遅延調整、5出力 AD9512BCPZ
AD9513 クロック分配IC、800 MHz、分周機能、遅延調整機能、3出力 AD9513BCPZ
AD9514 クロック分配IC、1.6GHz、分周器、遅延調整、3出力 AD9514BCPZ
AD9515 1.6 GHZクロック分配IC、ドライバ、遅延調整、2出力 AD9515BCPZ
AD9858 DDS、1GSPS

To obtain samples of this part, please contact ADI

AD9910 DDS、1GSPS、14ビット、3.3V CMOS

To obtain samples of this part, please contact ADI

AD9911 DDS、500MSPS、10ビット、DAC内蔵

To obtain samples of this part, please contact ADI

AD9912 DDS、14ビット、1GSPS DAC付き

To obtain samples of this part, please contact ADI

AD9913 DDS、250MSPS、10ビットDAC内蔵、1.8V、低消費電力、 CMOS

To obtain samples of this part, please contact ADI

AD9954 DDS、400MSPS、14ビットD/Aコンバータ、1.8V、CMOS、1024×32 RAM/線形掃引ブロック/高速コンパレータ内蔵

To obtain samples of this part, please contact ADI

AD9958 DDS、500MSPS、10ビットDAC内蔵、2チャンネル

To obtain samples of this part, please contact ADI

AD9959 DDS、500MSPS、10ビットDAC内蔵、4チャンネル

To obtain samples of this part, please contact ADI

沪ICP备09046653号
この回路へのコメントを送る X
content here.
content here.

この回路へのコメントを送る

閉じる