CN0268: 共振方式を使用した狭帯域、高域 IF、16 ビット、250 MSPSレシーバ・フロント・エンド用バンドパス・フィルタの設計

Engineered. Tested. Ready to Integrate.詳細をみる

回路の説明

回路集(PDF版), 06/2012 (pdf, 294 kB)
英語版PDFをダウンロード, 06/2012 (pdf,  294kB)
回路の機能とその利点
  • Narrow band, high IF receiver
  • Resonant band pass filter
  • Low distortion and noise
使用されている製品
    アプリケーション: 
  • 通信
  • レーダー
設計支援用データ
設計支援用データ
  • Schematic
  • Bill of Materials
  • Gerber Files
  • Assembly Drawing
Download Design Files (813 kB)

回路の機能とその利点

図1に示す回路は差動アンプADL5565とADCAD9467 の間に最適のインターフェースを施した16ビット、250 MSPS、狭帯域、高域IF、レシーバ・フロント・エンドです。

AD9467はSNR性能が約75.5 dBFS、SFDR性能が95 dBFS~98 dBFSのバッファ入力16ビット、200 MSPS(又は250 MSPS)ADCです。差動アンプADL5565は広入力帯域幅、低歪、高出力直線性なので、IFサンプリングADCの駆動に最適です。

この回路ノートでは高性能を維持し信号損失を最小にするインターフェース回路とアンチエイリアシング・フィルタを設計する系統的な手順について説明します。中心周波数200 MHzのもっとも平坦なバターワース4次バンドパス・フィルタを設計するために共振方式を使用しています。

図1 差動アンプADL5565とADC AD9467を使用した狭帯域高域IFアプリケーションのための共振フィルタ回路

回路の説明

高速ADCを駆動するアンプとして差動アンプを使用する利点には信号ゲイン、絶縁、ADCに対する信号源インピーダンス・マッチングがあります。ADL5565は、ピンの接続構成により6dB、12dB、15.5dBの3つのゲイン調整が可能です。あるいは、入力に2つの外付け抵抗を接続する事により、0dB~15.5dBの範囲内でより細かくゲインの設定ができます。さらに、ADL5565は高出力直線性、低歪み、低ノイズ、広入力帯域幅です。3dB帯域幅は6 GHzで、0.1 dB平坦度は1 GHzです。ADL5565は50dB以上の出力3次インターセプト(OIP3)を達成可能です。

ADL5565とAD9467が提供しなければならない最適レベルの性能を実現するには、それぞれのデータシートに規定されている設計ガイドラインに適切に従う事が重要です。いくつかの重要な設計基準には、最小信号損失、最適な直線性性能のためのADL5565の適切な入力/出力インピーダンス・マッチング、ダイナミック・レンジ向上のためのアンチエイリアシング・フィルタの系統的な設計、ADC入力に対するソース・インピーダンス・マッチングがあります。

ADL5565の入力インピーダンス・マッチング

図2 ADL5565の入力インピーダンス・マッチング

図2はADL5565の推奨入力マッチング回路です。ADL5565の入力インピーダンスはゲインによって変わり、その差動入力インピーダンスは、ゲイン6 dBでは200 Ω、ゲイン12 dBでは100 Ω、ゲイン15.5 dBでは67 Ωです。信号発生器の信号源インピーダンス50 ΩをADL5565の入力インピーダンスにマッチングさせるためには、R1とR2の値をそれらの合計とADL5565の入力インピーダンスとの並列抵抗“ZI”が50 Ωになるように選ぶ必要があります。差動回路のバランスをとるために、R1の値はR2と等しくなければなりません。必要なマッチング抵抗を計算するために次式を使用する事ができます。

equation

表1はADL5565の異なるゲイン設定に対して計算した終端抵抗とピン接続です。

図2に示す回路に対する代替え回路は1:1バラン、ETC1-1-13をインピーダンス変換RFトランスと置き換える事です。この場合R1とR2は必要ありません。ゲイン6 dB回路の場合は1:4トランス、あるいはゲイン12 dB回路の場合は1:2トランスを使用する事ができます。この代替え回路の利点は部品点数がより少なくなる事と信号損失が最小である事です。しかしトランスの帯域幅に注意する必要があります。インピーダンス変換トランスは1:1バランに比べ帯域幅がより狭く挿入損失がより高くなります。

equation

図2はバラン又はトランスを使用してシングル・エンドから差動へ変換しADL5565を駆動する回路です。この回路構成は一部のアプリケーションでは実行可能あるいは望ましいものではないかもしれません。ADL5565のドライバ・インターフェースは柔軟性があり、図に示すようにシングル・エンドでも駆動できるし、たとえば差動ミキサーのように差動で駆動する事もできます。差動入力インターフェースの詳細についてはADL5565のデータシートを参照してください。

ADL5565の出力負荷のマッチング
ADL5565の直線性性能は出力負荷200 Ωに対して最適化されています。200 ΩはADCに対するインターフェースとフィルタ設計のための一般的な出力インピーダンスです。200 Ωの最適化出力負荷の場合、200 MHzでのADL5565の出力IP3は46 dBmです。

200 Ω出力負荷がアプリケーションに適合しない場合は、ADL5565の出力負荷とその直線性性能の間でのトレードオフになります。図3は一般的に使用される出力負荷に対する3次相互変調積(IMD3)対周波数のグラフです。

図3. 出力負荷50 Ω、100 Ω、200 Ω、400Ωに対するADL5565の周波数対IMD3、電源3.3 V、ゲイン=6dB

AD9467のソース・インピーダンス
AD9467は広帯域幅に渡って高性能になるように最適化されたIFサンプリングADCで、しかも使い易いのでこの回路のADCとして理想的です。AD9467はドライバ・アンプに対し固定の入力インピーダンスを示すバッファを内蔵しています。この入力構成はサンプリング・スイッチへ直接結合されるバッファ無しフロント・エンドのADCに対し利点があります。バッファが無いADCはドライバ・アンプに対し、時間によって変化するサンプル&ホールドの入力インピーダンスを表します。ADCに入力バッファを内蔵すると消費電力がわずかに高くなりますが、駆動条件が緩和されます。AD9467のバッファ付きのソース・インピーダンスは3.5 pFコンデンサと抵抗530 Ωの並列接続の固定インピーダンスとしてモデル化されます。

ADCにインターフェースする時には、実際の入力インピーダンスを530 Ωから200 Ω~400 Ωの範囲のより低い値に下げる事をお薦めします。ADCの入力インピーダンスを低くすることにより、サンプル&ホールド回路によるキックバックはより早く安定し、直線性性能が向上します。トレードオフは入力電力が増す事です。なぜならADCのフルスケールを駆動するのにより大きな電力が必要となるからです。この回路例では、ADL5565の出力インピーダンスにマッチングさせ、ADCの直線性対ADCの入力電力のバランスをとるためにAD9467の入力インピーダンスを200 Ωに下げました。AD9467の入力インピーダンスを下げるために、ADCの差動入力と並行に抵抗310 Ωを接続しました。

アンチエイリアシング・フィルタの設計
ADCの前段のアンチエイリアシング・フィルタは、信号帯域内にエイリアスしてダイナミック特性を損なう恐れのある不要なナイキスト・ゾーンの信号成分やノイズを減少させるのに役立ちます。アンチエイリアシング・フィルタはしばしばLC回路を使用して設計しますが、希望のストップバンド/パスバンド特性を達成するには、ソース・インピーダンスと負荷インピーダンスが明確になっていなければなりません。フィルタ設計はたとえばNuhertz Technologies社から供給されているソフトウェアやAgilent Technologies社のAdvanced Design System(ADS)などを使って達成されます。

図1の回路で、4次最大平坦型(バターワース)ローパス・フィルタを設計するためにADSのプログラムを使用しました。図4は信号源/負荷インピーダンスが200 Ωで、3dBカットオフ周波数が300 MHzのローパス・フィルタ回路です。200 Ωのインピーダンスを選択した理由はそれがドライバ・アンプとADCの一般的な信号源インピーダンス/負荷インピーダンスだからです。始めの素子はドライバ条件を軽減する直列インダクタです。

最終的に最適化された回路の図1では、フィルタの信号源インピーダンスは約21.6 Ωになります;しかし、フィルタ全体は最終的に共振バンドパス・フィルタになるのでフィルタのローパス部分の設計には200 Ωを選択しました。そしてより重要な事は最適の直線性性能を得るためにアンプやADCから見た負荷インピーダンスや信号源インピーダンスが正しい事です。200 Ωにする事による影響はインピーダンス・ミスマッチによる振幅損失です。

図4ローパス・フィルタの設計

ローパス・フィルタ回路は信号帯域でピーキングを生じる共振を起こさせる事によってさらに調整しました。これは、高域IFでの狭帯域バンドパス・フィルタになります。ADCの差動入力の両端にインダクタを接続する事によりADCの入力容量をゼロにし、ピーキングを作ります。図5は共振インダクタ値を決定するために使用する計算を示します。AD9467のソース・インピーダンス3.5 pFの場合、容量性サセプタンスをゼロにするためには並列のインダクタ181 nHが必要です;RC並列等価回路の高インピーダンス抵抗分のみ残します。計算するために選択した共振周波数は200 MHzです。

図5共振マッチング

equation

測定性能
図1は最終的な回路構成です。ドライバ・アンプを安定性化するために、ADL5565の各出力に5.6 Ωを接続しました。推奨の直列抵抗は一般的に数Ω~数十Ωです。抵抗値をより大きくすると安定性が向上します;しかし、トレードオフは電力損失です、なぜなら直列抵抗はADC入力でのインピーダンスと分圧器を形成し信号減衰を生じるからです。

ADL5565出力に接続する直列抵抗の後は1 nF DC阻止コンデンサです。その後にはアンチエイリアシング・フィルタが続き、さらにその後にはADCの入力インピーダンスを小さくする並列の抵抗310 Ωが続きます。最後に接続するADC入力と直列の15 Ω抵抗は内部スイッチング・トランジェントをフィルタとアンプからアイソレーションします。

図6と図7はアンチエイリアシング・フィルタ応答の測定結果のですが、1 dB帯域幅が41 MHz、3 dB帯域幅が89 MHzでIFの中心周波数が203 MHzになっています。図8は図1の最終的なレシーバ回路のFFTスペクトラムですが、SNRが72.5 dBFSで、SFDR性能は90 dBcに近い値になっています。

図6アンチエイリアシング・フィルタ応答、fC = 203 MHz
図7アンチエイリアシング・フィルタ応答、fC = 203 MHz、1 dB帯域幅と3 dB帯域幅
図8シングル・トーンFFTプロット、Input = 203 MHz、サンプリング・レート = 245.76 MSPS

共振ピークを希望のIFへシフトするために、シミュレーション・ツールとしてADSを使い、フィルタの部品をさらに変更する事ができます。たとえば、アンチエイリアシング・フィルタの並列コンデンサ8.2 pFを10 pFへ変更する事により共振ピークがより低い周波数180 MHzへシフトします。図9~図11はこの条件でのフィルタ・プロファイルとシングル・トーンFFT性能を示します。

図9アンチエイリアシング・フィルタ応答、fC = 183 MHz
図10アンチエイリアシング・フィルタ応答、fC = 183 MHz、1 dB帯域幅と3 dB帯域幅
図11シングル・トーンFFTプロット、入力= 183 MHz、サンプリング・レート = 245.76 MSPS

バリエーション回路

供給可能なドライバと高速ADCの組み合わせは極めてわずかです;しかし、最適な性能を得るにはADCの入/出力インピーダンスとADCの入力リアクタンスに注意を払う事が重要です。各デバイスはそれぞれ固有のインピーダンス特性があります。回路図1に対するバリエーション回路は回路ノートCN-0227に記述されているように、広帯域レシーバ・アプリケーション向けでADL5562(3.3 GHz帯域幅)がローパス、アンチエイリアシング・フィルタ回路を通してAD9467を駆動する回路です。

同様に、回路ノートCN-0110は、「高域IF AC結合アプリケーション向けに差動ドライバ・アンプADL5562を使用して“AD9445のような”広帯域ADCを駆動する方法」を述べています。その他の代替え回路で可変ゲインが要求される場合はADL5565を可変ゲイン・アンプ(VGA)のAD8375に置き換える事ができます。AD8375はデジタル制御の可変ゲイン、広帯域幅のアンプで、24dBゲインの広い範囲にわたって、1dB刻みで高精度なゲイン制御を提供します。AD8376はAD8375のデュアル・バージョンです。回路ノートCN-0002に、高域IF、AC結合のアプリケーション向けにVGAのAD8376を使用して広帯域幅ADCを駆動する方法を述べています。

回路評価とテスト

図1に示す回路の評価とテストはAD9467評価用ボード(AD9467-250EBZ)を使用して実施されます。AD9467評価用ボードの裏側にはADL5562と4次フィルタのプロトタイプ領域があります。ADL5562はADL5565とピンコンパチブルなのでADL5562をADL5565に置き換えました。AD9467-250EBZボードの完全な回路図、BOM、レイアウトはユーザー・ガイドUG-200を参照してください。表2は図1に示す回路を再現するために必要となるAD9467評価用ボードの変更を示します。この回路ノートの完全な資料は下記ウェブサイトのCN-0268設計支援パッケージに載っております。http://www.analog.com/CN0268-DesignSupport

この回路のテストを行うためには修正したAD9467-250EBZ回路ボードとFPGAベースのデータ・キャプチャ・ボード HSC-ADC-EVALCZを使用します。2つのボードには、簡単に回路性能の設定と評価を可能にする接続用高速コネクタがあります。修正AD9467-250EBZボードにはこの回路ノートで説明したように評価した回路が含まれています。そして適切にADCを制御しデータを取り込むために、ビジュアル・アナログ評価ソフトウェアとSPIコントロール・ソフトウェアと共にデータ・キャプチャ・ボードHSC-ADC-EVALCZを使用します。

この回路ノートに記載されているテストを行うためのハードウェアとソフトウェアのセットアップ方法についての詳細はアプリケーション・ノートAN-835(和文Rev.0/最新版は英文をご覧ください)に述べられています。

equation

この回路に使用されている製品&サンプル:

製品 概要 サンプルが入手可能な製品
ADL5565 差動アンプ、超高ダイナミックレンジ、6GHz ADL5565ACPZ-R7
沪ICP备09046653号
この回路へのコメントを送る X
content here.
content here.

この回路へのコメントを送る

閉じる