AD6655:  IFダイバーシティー・レシーバ

AD6655は、80 MSPS/105 MSPS/125 MSPS/150 MSPSの14ビットADCが2個と、広帯域デジタル・ダウンコンバータ(DDC)から構成されるミックスド・シグナル中間周波数(IF)レシーバです。AD6655は、低価格、小型、多機能が必要とされる通信アプリケーションをサポートするようにデザインされています。

2個のADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCは、ユーザー選択可能な、多様な入力範囲をサポートする広帯域差動サンプル・アンド・ホールド・アナログ入力アンプを持っています。リファレンス電圧を内蔵しているためデザインが容易です。デューティ・サイクル・スタビライザは、クロック・デューティ・サイクルの変動を補償して、優れた性能を維持します。 ADCデータ出力は内部でレシーバのデジタル・ダウンコンバータ(DDC)に直接接続されているため、レイアウトが簡素化されて相互接続の寄生成分が尐なくなります。

デジタル・レシーバは2チャンネルあるため、処理の柔軟性が増します。各受信チャンネルは、32ビット周波数変換器(数値制御発振器(NCO))、ハーフバンド・デシメーション・フィルタ、固定FIRフィルタ、f_ADC/8固定の周波数NCOの4ステージがカスケード接続された信号処理機能で構成されています。 AD6655はレシーバDDCの他にシステム・レシーバ内に自動ゲイン制御(AGC)機能を簡素化する複数の機能を持っています。高速な検出機能を使うと、4ビットの入力レベル情報を短いレイテンシで出力することにより、高速なオーバーレンジ検出が可能になります。

さらに、スレッショールドがプログラマブルな検出器を使うと、レイテンシの小さいADCの高速検出ビット(4ビット)を使って着信信号電力をモニターすることができます。入力信号レベルがプログラマブルなスレッショールドを超えると、粗調整上位スレッショールド・インジケータがハイ・レベルになります。このスレッショールド・インジケータのレイテンシは小さいため、迅速にシステム・ゲインを下げてオーバーレンジ状態を回避することができます。

2つ目のAGC関連機能は信号モニターです。このブロックを使うと、着信信号のコンポジット振幅をモニターすることができるため、システム全体のダイナミック・レンジを最適化するゲインを設定するときに役立ちます。 デジタル処理を行ったデータは、2つの外部14ビット出力ポートへ直接出力することができます。これらの出力は、1.8 V～3.3 VのCMOSまたは1.8 VのLVDSに設定することができます。CMOSデータも、ダブル・データ・レートのインターリーブ構成でポートAのみから出力することができます。

AD6655レシーバは、IF周波数の広いスペクトルをデジタル化します。各レシーバは、メイン・チャンネルとダイバーシティー・チャンネルの同時受信を行うようにデザインされています。このIFサンプリング・アーキテクチャは、従来型アナログ技術または集積度の低いデジタル方式と比べると部品コストと複雑さを大幅に削減します。柔軟なパワーダウン・オプションは、必要に応じて大幅な省電力を可能にします。 設定と制御は、3ビットのSPI互換シリアル・インターフェースを介して行います。

AD6655は64ピンLFCSPを採用し、−40℃～+85℃の工業用温度範囲仕様です。

製品のハイライト

1. 150 MSPSの14ビットADCを2個内蔵。
2. 広帯域デシメーション・フィルタと32ビット複素NCOを内蔵。
3. シリアル出力付きの高速オーバーレンジ検出機能と信号モニター機能。
4. 独自の差動入力により、最大450 MHzまでの入力周波数で優れたSNR性能を維持。
5. 独立したCMOS、インターリーブCMOS、IQモードCMOS、インターリーブLVDSなどの柔軟な出力モード。
6. SYNC入力により複数デバイスの同期が可能。
7. レジスタの読み書きに使用する3ビットSPIポートを内蔵。

アプリケーション