高精度ADC用のシグナル・チェーンに生じる固定周波数のスプリアス、その解析と対策

はじめに

昨今の逐次比較型A/Dコンバータ(SAR DAC)やΣΔ型A/Dコンバータ(ΣΔADC)は、高い分解能を備えており、ノイズが非常に小さく抑えられています。しかし、多くのシステム設計者は、それらを使用する際、データシートに記載されているのと同等のS/N比が得られるようにするために、非常に苦労しています。最高のスプリアスフリー・ダイナミック・レンジ(SFDR)を得るのは(言い換えれば、システムのシグナル・チェーンにおいてスプリアスの存在しない、きれいなノイズ・フロアを得るのは)、困難なことであるかもしれません。スプリアスは、ADC の周辺に存在する不適切な回路によって引き起こされることがあります。また、厳しい動作環境における外部からの干渉に起因して発生することもあります。

本稿では、高分解能、高精度のADCを使用するアプリケーションにおいて生じるスプリアスの問題を取り上げます。具体的には、スプリアスが発生する根本原因を特定する方法と、その問題を解決する方法を提案します。それらの手法により、最終的なシステムのEMC(電磁両立性)性能と信頼性を向上することが可能になります。

 

続きはこちら
(個人情報の登録が必要です)

著者

Steven Xie

Steven Xie

Steven Xieは、2011年3月からADI北京支社の中国デザイン・センターでアプリケーション・エンジニアとして業務を行っています。中国全土を対象とし、SAR ADC製品の技術サポートを担当しています。それ以前は、Ericsson社のCDMAチームで4年間ハードウェア設計を担当していました。2007年に北京航空航天大学で通信/情報システムに関する修士号を取得しています。