 |
本期介绍
集成模拟I/O端口的模数转换器提供的高电压顺从性和简单易用功能提高了系统性能并且降低了成本
>>
适合数据采集和振动分析的高性能24 bit Σ-Δ ADCs >>
首款MSOP超小封装 18 bit ADC >>
高速ADC为宽带通信 建立了新的低功耗标准 >>
16 bit ADC提供低噪声、 高精度及更高速度率 >>
ADC受益于iCMOS制造工艺
>>
CDC体系结构克服了 电容检测的设计难题 >>
PulSAR ADC简化了工业过程控制应用的设计 >>
集成 12 bit ADC的数字温度传感器提供无与伦比的精度 >>
低功耗8通道ADC系列 提供串行LVDS输出 和超小封装 >>
适合高分辨率图像处理 的极快14 bit AFE >>
带内置DDS和正交编码器的微控制器 >>
适合电桥传感器应用 的多种Σ-ΔADC >>
引脚可设置的1.6 GHz 时钟IC使DAC的性能 达到极致
>>
适合运动控制应用的精密ADC >>
本期通报的全部产品报价都是千片以上订量 (除非另外说明), 建议转售最低美元价格,
按美国离岸价。
|
|
|
|
引脚可设置的1.6 GHz时钟IC使DAC的性能达到极致
 何产生抖动低于1
ps RMS（有效值）的时钟是一个设计难题。如何将这些在密集的PCB上的低抖动时钟 分配给多个分路也是一个难题。为了解决这些难题，ADI公司新的时钟集成电路（IC）优化了芯片之间的接口并且在小型的32引脚LFCSP封装中提供优良的输出隔离。
 |
|
在右图所示的应用中，现场可编程逻辑阵列
(FPGA)和DAC分别需要122.88 MHz的LVDS和
61.44 MHz的CMOS时钟。用一条很长的PCB
印制线传送61.44 MHz CMOS时钟单端信号会
引起噪声耦合和谐波干扰。因此，在通信系统和
许多仪器仪表中，首先将来自普通时钟芯片(例如
AD9511)的高频时钟(例如491.52 MHz)LVPECL
差分信号从普通的时钟芯片(例如AD9511)送到辅
助的时钟芯片，然后再在接受时钟的芯片处本地
进行分频、相位偏移、延时调整和电平转换，这
样获得了极佳的效果。ADI公司新的AD9513能接
收高达1.6 GHz的差分信号，只要分频系数高达
32，就能完成90°的相位偏移，并且输出可以是
LVDS或者CMOS低抖动(小于300 fs RMS)的时
钟。AD9514和AD9515可提供混合逻辑输出和差
分LVPECL输出兼备LVDS/COMS输出。混合逻
辑时钟适合要求极低抖动(225 fs)的应用场合，
LVPECL时钟适合用来驱动ADC，而带有延时调节
功能的CMOS时钟适合用于数字芯片。欲浏览上
述时钟IC以及其它的时钟解决方案，
请访问: www.analog.com/clocks-china.
|
| 产品
型号 |
输出时钟 (MHz) |
输出时钟数量
和逻辑类型 |
宽带随机抖动
(rms fs) |
产品描述 |
封装 |
报价
(美元/片) |
| 时钟分配IC—可设置分频(1～32)、相位偏移和可调整延迟单元 |
|---|
| AD9510 |
1200/800/250 |
4 LVPECL
4 LVDS/CMOS |
225 附加 |
1.6 GHz PLL内核,
8个输出时钟分配 |
64引脚
LFCSP |
11.95 |
| AD9511 |
1200/800/250 |
3 LVPECL
2 LVDS/CMOS |
225 附加 |
1.6 GHz PLL内核,
5个输出时钟分配 |
48引脚
LFCSP |
9.95 |
| AD9512 |
1200/800/250 |
3 LVPECL
2 LVDS/CMOS |
225 附加 |
5个输出时钟分配 |
48引脚
LFCSP |
9.95 |
| AD9513 |
800/250 |
3 LVPECL/
CMOS |
300 附加 |
引脚兼容,
3个输出时钟分配 |
32引脚
LFCSP |
5.95 |
| AD9514 |
1600/800/250 |
2 LVPECL
1 LVDS/CMOS |
225 附加 |
引脚兼容,
3个输出时钟分配 |
32引脚
LFCSP |
5.95 |
| AD9515 |
1600/800/250 |
1 LVPECL
1 LVDS/CMOS |
225 附加 |
引脚兼容,
2个输出时钟分配 |
32引脚
LFCSP |
4.75 |
| 时钟产生IC—可设置时钟速率和边沿延迟 |
| AD9540 |
655 |
1 CML,
与PECL兼容 |
700附加 |
655 MHz低抖动时钟发生器 |
48引脚
LFCSP |
9.95 |
返回页首
|
|
