非常见问题

关于作者
John Ardizzoni ,
高速放大器产品经理

我注意到你们的一些高速运算放大器采用了新的引脚排列。为什么要在使用了这么多年后做出改变呢?

是的。几年前,ADI公司在一些高速、高性能放大器上引入了一种新的引脚排列。这种新的引脚排列具有一个“专用反馈”引脚。虽然传统的SOIC引脚排列已经存在多年,并且其表 现令人赞赏,但随着速度不断提高,它的局限性开始显现。

在传统的SOIC引脚排列中,引脚2是反相输入端,引脚3是同相输入端,引脚4是负电源端,引脚6是输出端,引脚7是正电源端,引脚1、5、8通常不连接。但这里有一个问题:引脚3与引脚4之间的互感会降低放大器的二次谐波失真性能。为了克服这个问题,我们将LF CSP封装上的引脚排列逆时针旋转了一个引脚,从而断开同相输入端与负电源端之间的耦合。这一改变可将二次谐波失真性能提高多达14 dB——改善幅度为500%!

在一些SOIC封装上,我们将引脚1用作一个专用反馈引脚。虽然这不会改善二次谐波失真,但能大大简化电路布局布线,减小不利于高速应用的寄生效应。在高速电路中,布局布线对电路性能起着重要作用。使用传统运放引脚排列时,为将反馈信号送到反相输入端,必须在放大器周围或下方布线,两种方案均会增加寄生效应。而采用专用反馈引脚排列时,反馈引脚就在反相输入端旁边,因此只需一个电阻或一条走线就能将这两个引脚连接起来。专用反馈引脚排列有助于实现非常紧凑的布局,所需电路板面积更少。它还能减小寄生效应以改善高速性能,并能简化布局,改善信号布线。

显然,像ADI公司专用反馈引脚这样的改进虽然微小,但具有创新价值,对于改善未来设计的高速放大器性能至关重要。




更多信息

应用笔记:
高速PCB布局的实用指南
利用高速放大器实现低成本视频多路复用
高速差分ADC驱动器设计指南

在线探讨会:
新型改进的高速印制电路板(PCB)布线实践指南(演讲资料下载)

产品页面:
AD8000: 1.5 GHz、超高速运算放大器,具有省电模式
AD8045: 3 nV/√Hz 超低失真、电压反馈型、高速放大器
AD8057: 单路、低成本、高性能电压反馈型、325 MHz放大器
AD8200: 高共模电压,单电源差分放大器
AD8202: 高共模电压,单电源差分放大器
AD8203: 高共模电压,单电源差分放大器
ADA4817: 低噪声,1 GHz FastFET 运算放大器
ADA4899: 单位增益稳定,超低失真,1 nV/√Hz电压噪声,高速运算放大器
高速运算放大器(>=50MHz)
运算放大器
放大器和比较器

  • 关于作者
  • John Ardizzoni
    高速放大器产品经理

John自2002年开始在ADI公司工作,担任高速放大器部门应用工程师。 加入ADI公司之前,他曾在IBM的RFIC应用部门和M/A-COM公司工作了20年。 John还是ADI公司“非常见问题解答”(RAQ)栏目的共同作者。 他拥有30多年的电子行业工作经验,曾撰写过许多文章和设计构想。