ADIsimCLK

adisimclk-imageADIsimCLK是一款专门针对ADI公司的超低抖动时钟分配和时钟产生产品系列而开发的设计工具。 无论是在无线基础设施、仪器仪表、网络、宽带、自动测试设备领域,还是在其它要求可预测时钟性能的应用,ADIsimCLK都能帮助您迅速开发、评估和优化设计。 ADIsimCLK版本1.50在以前的版本基础上进行了扩展,加入了低抖动时钟发生器AD9525。

ADIsimCLK是一款非常成功的ADI时钟产品相位噪声和抖动预测工具。 特性包括:
  • 抖动性能 – 宽带和SONET规格
  • 相位噪声性能
  • 相位噪声影响 - ACI/ACR、EVM、相位抖动等
  • 抖动对ADC性能的影响 – SNR、ENOB
  • 精确的时序分析(逻辑分析仪显示)

除了集成PLL/VCO,ADIsimCLK还能够模拟PLL频率合成器与外部VCO。 分析功能包括:

  • 相位噪声分析,包括参考、VCO、环路滤波器和鉴相器的贡献
  • 非线性瞬态分析 – 用于精确判断锁定时间

 

ADIsimCLK版本1.5(2013年1月发布) zip文件存储到本地后,请执行解压缩并运行setup.exe安装软件。 请注意: 安装最新版本之前,应卸载旧版本软件。

立即下载

ADIsimCLK的界面极为友好、简单易用。 利用ADIsimCLK向导,设计人员在几分钟时间内就可以观察到"仿真"时钟分配设计的详细性能数据。 时钟电路优化也可在这种互动环境中完成,其简单性和互动性如同使用电子表格。 采用传统方法设计、构建、测量参数可能需要数天时间,而ADIsimCLK则使这一切大为改观,用户更改电路设计后,立即就可以观察到性能变化情况。

总之,ADIsimCLK能让设计人员更高效地工作,直接修改环路带宽、分频比、相位偏移、输出频率等参数,并能够即刻显示这些更改对性能的影响。 采用传统设计技术时,评估新器件需对原型进行构建、测量和手工优化,从而成为革新的巨大障碍,这往往是继续使用"老"时钟分配芯片的主要原因。